基于單片機和FPGA的信號模擬器主機設(shè)計
發(fā)布時間:2021-01-15 14:08
目前,我國武器系統(tǒng)進(jìn)行半實物仿真模擬測試時所使用的測試設(shè)備一般均為單一接口通信模式。但同一武器系統(tǒng)型號內(nèi)的通信制式極其多樣化,包括RS-232、RS-422、RS-485、特殊差分信號、以太網(wǎng)等,所以單一的仿真模擬測試設(shè)備無法滿足整系統(tǒng)內(nèi)多種信號的調(diào)試需求。本文在查閱大量資料和參與裝備生產(chǎn)測試經(jīng)歷的基礎(chǔ)上,結(jié)合目前地空導(dǎo)彈系統(tǒng)誘偏分系統(tǒng)的測試需求,開發(fā)一臺用于半實物仿真測試的多種類信號模擬器主機,用于誘偏分系統(tǒng)中的四種設(shè)備——天線/尋北裝置、取力發(fā)電裝置、指揮控制中心、誘餌發(fā)射機的通信協(xié)議和故障狀態(tài)的模擬。完成的主要工作如下:(1)通過對天線/尋北裝置、取力發(fā)電裝置、指揮控制中心和誘餌發(fā)射機4種設(shè)備通信模式、協(xié)議的分析和整理,確認(rèn)信號模擬器主機的通信接口。并針對誘偏分系統(tǒng)的測試環(huán)境,完成主機整體架構(gòu)、互連設(shè)計和功能模塊的劃分。(2)以COM-E模塊為核心,搭建外圍橋電路、總線電路和通用計算機接口電路,完成信號模擬器主機內(nèi)的CPCI主板設(shè)計與生產(chǎn)。(3)以FPGA芯片EPIC3T144為核心,通過CPCI接口電路、外圍電路和電平轉(zhuǎn)換電路的設(shè)計,實現(xiàn)主機內(nèi)的通信擴展模塊的硬件設(shè)計。該模塊實...
【文章來源】:中國科學(xué)院大學(xué)(中國科學(xué)院人工智能學(xué)院)北京市
【文章頁數(shù)】:114 頁
【學(xué)位級別】:碩士
【部分圖文】:
亞穩(wěn)態(tài)產(chǎn)生原理
圖 2-1 亞穩(wěn)態(tài)產(chǎn)生原理寄存器 Q 端產(chǎn)生的波形在穩(wěn)定下線路上的其它數(shù)字部件的判斷出現(xiàn)判斷變得混亂。應(yīng)用設(shè)計中,有時會出現(xiàn)一個可 FP與核心模塊的數(shù)據(jù)傳輸是跨時鐘域?qū)Ξa(chǎn)生的錯誤不敏感,就要正確定口【21】。在現(xiàn)實應(yīng)用中,控制總線、對上述復(fù)雜的情況,主要有 3 種法,其余 2 種方法為握手協(xié)議和兩先進(jìn)先出的電路【22】,可以在不同跨作用。異步 FIFO 通常用于時鐘域兩個時鐘之間,也就是讀寫時鐘域
圖 2-3 UART 標(biāo)準(zhǔn)數(shù)據(jù)格式UART 協(xié)議具有 5 個特點:1)UART 協(xié)議適用于實現(xiàn)設(shè)備之間的低速通信;2)在數(shù)據(jù)通信時,不必同時發(fā)送時鐘;3)UART 協(xié)議的標(biāo)準(zhǔn)格式由空閑位、起始位、數(shù)據(jù)位、校驗位和停止位構(gòu)成;4)通過設(shè)置起始位為邏輯“0”來實現(xiàn)兩端通信的同步;5)接收器通常使用波特率 16 倍的采用時鐘對發(fā)送過來的數(shù)據(jù)進(jìn)行采樣,采樣 16 次會后,選取中間的三個值。2.4.2 HDLC 協(xié)議HDLC 是由國際標(biāo)準(zhǔn)化組織(ISO)根據(jù) IBM 公司提出的 SDLC(SynchronouData Link Control)協(xié)議擴展開發(fā)而成的高級數(shù)據(jù)鏈路控制規(guī)程。是一種同步傳輸數(shù)據(jù)、面向比特的數(shù)據(jù)鏈路控制協(xié)議。HDLC 該協(xié)議不依賴于任何一種字符編碼集;采用全雙工通信模式,具有較
【參考文獻(xiàn)】:
期刊論文
[1]國產(chǎn)化通用測試平臺的研制建設(shè)[J]. 王緒飛. 電子世界. 2013(14)
[2]FPGA跨時鐘域亞穩(wěn)態(tài)研究[J]. 周偉,杜玉曉,楊其宇,張育俊,曾浩. 電子世界. 2012(03)
[3]嵌入式UART的設(shè)計及FPGA驗證[J]. 朱勤,錢敏,楊翠軍,朱靜. 通信技術(shù). 2012(01)
[4]基于CPCI與LPC總線的主板BIT設(shè)計[J]. 王凡,胡曉吉,王有為,張雷. 計算機工程與設(shè)計. 2011(08)
[5]Z85230在機車串行總線設(shè)計中的應(yīng)用[J]. 鄧亞波,杜慶,言凱. 鐵道機車車輛. 2011(02)
[6]基于ATmega1280的車載衛(wèi)星天線控制系統(tǒng)[J]. 楊曉剛,李正明. 信息技術(shù). 2010(08)
[7]高速數(shù)字電路設(shè)計中電源完整性分析[J]. 李琳琳. 火控雷達(dá)技術(shù). 2010(02)
[8]基于EP1C3T144C8的FPGA的開發(fā)板設(shè)計[J]. 劉輝. 電子技術(shù). 2009(01)
[9]基于FPGA的串口通訊設(shè)計[J]. 郭樹濤,靖永志. 北京電子科技學(xué)院學(xué)報. 2006(04)
[10]同步異步通信轉(zhuǎn)換的CPLD/FPGA設(shè)計[J]. 田小芳,熊超,陸起涌. 微型電腦應(yīng)用. 2005(10)
碩士論文
[1]軍工產(chǎn)品研發(fā)項目管理全過程風(fēng)險控制研究[D]. 許標(biāo).武漢理工大學(xué) 2013
[2]一種通用雷達(dá)自動化測試設(shè)備的研究及其應(yīng)用[D]. 鐘志華.哈爾濱工程大學(xué) 2011
[3]武器裝備系統(tǒng)測試過程建模與管理系統(tǒng)研究[D]. 王偉.北京交通大學(xué) 2012
[4]基于CompactPCI總線的多功能串行通信接口設(shè)計[D]. 張國偉.電子科技大學(xué) 2011
[5]基于CPCI總線的數(shù)字I/O設(shè)計[D]. 楊仕東.電子科技大學(xué) 2011
[6]某軍用電子模塊通用自動化測試系統(tǒng)的研究與開發(fā)[D]. 張志華.浙江大學(xué) 2007
[7]基于FPGA的PCI主從接口的設(shè)計[D]. 劉道煦.電子科技大學(xué) 2006
本文編號:2979006
【文章來源】:中國科學(xué)院大學(xué)(中國科學(xué)院人工智能學(xué)院)北京市
【文章頁數(shù)】:114 頁
【學(xué)位級別】:碩士
【部分圖文】:
亞穩(wěn)態(tài)產(chǎn)生原理
圖 2-1 亞穩(wěn)態(tài)產(chǎn)生原理寄存器 Q 端產(chǎn)生的波形在穩(wěn)定下線路上的其它數(shù)字部件的判斷出現(xiàn)判斷變得混亂。應(yīng)用設(shè)計中,有時會出現(xiàn)一個可 FP與核心模塊的數(shù)據(jù)傳輸是跨時鐘域?qū)Ξa(chǎn)生的錯誤不敏感,就要正確定口【21】。在現(xiàn)實應(yīng)用中,控制總線、對上述復(fù)雜的情況,主要有 3 種法,其余 2 種方法為握手協(xié)議和兩先進(jìn)先出的電路【22】,可以在不同跨作用。異步 FIFO 通常用于時鐘域兩個時鐘之間,也就是讀寫時鐘域
圖 2-3 UART 標(biāo)準(zhǔn)數(shù)據(jù)格式UART 協(xié)議具有 5 個特點:1)UART 協(xié)議適用于實現(xiàn)設(shè)備之間的低速通信;2)在數(shù)據(jù)通信時,不必同時發(fā)送時鐘;3)UART 協(xié)議的標(biāo)準(zhǔn)格式由空閑位、起始位、數(shù)據(jù)位、校驗位和停止位構(gòu)成;4)通過設(shè)置起始位為邏輯“0”來實現(xiàn)兩端通信的同步;5)接收器通常使用波特率 16 倍的采用時鐘對發(fā)送過來的數(shù)據(jù)進(jìn)行采樣,采樣 16 次會后,選取中間的三個值。2.4.2 HDLC 協(xié)議HDLC 是由國際標(biāo)準(zhǔn)化組織(ISO)根據(jù) IBM 公司提出的 SDLC(SynchronouData Link Control)協(xié)議擴展開發(fā)而成的高級數(shù)據(jù)鏈路控制規(guī)程。是一種同步傳輸數(shù)據(jù)、面向比特的數(shù)據(jù)鏈路控制協(xié)議。HDLC 該協(xié)議不依賴于任何一種字符編碼集;采用全雙工通信模式,具有較
【參考文獻(xiàn)】:
期刊論文
[1]國產(chǎn)化通用測試平臺的研制建設(shè)[J]. 王緒飛. 電子世界. 2013(14)
[2]FPGA跨時鐘域亞穩(wěn)態(tài)研究[J]. 周偉,杜玉曉,楊其宇,張育俊,曾浩. 電子世界. 2012(03)
[3]嵌入式UART的設(shè)計及FPGA驗證[J]. 朱勤,錢敏,楊翠軍,朱靜. 通信技術(shù). 2012(01)
[4]基于CPCI與LPC總線的主板BIT設(shè)計[J]. 王凡,胡曉吉,王有為,張雷. 計算機工程與設(shè)計. 2011(08)
[5]Z85230在機車串行總線設(shè)計中的應(yīng)用[J]. 鄧亞波,杜慶,言凱. 鐵道機車車輛. 2011(02)
[6]基于ATmega1280的車載衛(wèi)星天線控制系統(tǒng)[J]. 楊曉剛,李正明. 信息技術(shù). 2010(08)
[7]高速數(shù)字電路設(shè)計中電源完整性分析[J]. 李琳琳. 火控雷達(dá)技術(shù). 2010(02)
[8]基于EP1C3T144C8的FPGA的開發(fā)板設(shè)計[J]. 劉輝. 電子技術(shù). 2009(01)
[9]基于FPGA的串口通訊設(shè)計[J]. 郭樹濤,靖永志. 北京電子科技學(xué)院學(xué)報. 2006(04)
[10]同步異步通信轉(zhuǎn)換的CPLD/FPGA設(shè)計[J]. 田小芳,熊超,陸起涌. 微型電腦應(yīng)用. 2005(10)
碩士論文
[1]軍工產(chǎn)品研發(fā)項目管理全過程風(fēng)險控制研究[D]. 許標(biāo).武漢理工大學(xué) 2013
[2]一種通用雷達(dá)自動化測試設(shè)備的研究及其應(yīng)用[D]. 鐘志華.哈爾濱工程大學(xué) 2011
[3]武器裝備系統(tǒng)測試過程建模與管理系統(tǒng)研究[D]. 王偉.北京交通大學(xué) 2012
[4]基于CompactPCI總線的多功能串行通信接口設(shè)計[D]. 張國偉.電子科技大學(xué) 2011
[5]基于CPCI總線的數(shù)字I/O設(shè)計[D]. 楊仕東.電子科技大學(xué) 2011
[6]某軍用電子模塊通用自動化測試系統(tǒng)的研究與開發(fā)[D]. 張志華.浙江大學(xué) 2007
[7]基于FPGA的PCI主從接口的設(shè)計[D]. 劉道煦.電子科技大學(xué) 2006
本文編號:2979006
本文鏈接:http://sikaile.net/kejilunwen/jingguansheji/2979006.html
教材專著