隨著電子戰(zhàn)技術(shù)的發(fā)展,電子戰(zhàn)在現(xiàn)代戰(zhàn)爭中占據(jù)的地位日趨突出。雷達(dá)作為戰(zhàn)場上的眼睛,針對雷達(dá)的對抗行動成為電子戰(zhàn)的重要組成部分。雷達(dá)對抗以雷達(dá)為主要作戰(zhàn)目標(biāo),是壓制敵方電磁頻譜使用的有效作戰(zhàn)行為。隨著雷達(dá)干擾和抗干擾技術(shù)的不斷發(fā)展,出現(xiàn)了一些新體制雷達(dá)和新的抗干擾措施,使得戰(zhàn)場電磁環(huán)境變得日益復(fù)雜,對雷達(dá)有源干擾技術(shù)的發(fā)展提出了新的挑戰(zhàn)。本論文主要圍繞雷達(dá)有源干擾通用平臺的設(shè)計和實現(xiàn),開展了以下幾個方面的工作:1、討論了雷達(dá)有源干擾技術(shù)涉及的相關(guān)技術(shù),主要包括數(shù)字正交上下變頻技術(shù)、雷達(dá)信號采樣方式和幾種典型的雷達(dá)有源干擾樣式,包括多假目標(biāo)欺騙干擾、距離速度拖引干擾、ISAR成像干擾、密集假目標(biāo)壓制干擾和靈巧噪聲干擾。論文對相關(guān)技術(shù)進(jìn)行了仿真驗證,為硬件平臺研制和技術(shù)實現(xiàn)奠定基礎(chǔ)。2、針對雷達(dá)有源干擾通用平臺設(shè)計進(jìn)行了需求分析,并對主要元器件進(jìn)行了選型設(shè)計,包括ADC芯片、DAC芯片和FPGA芯片的選型,并對電源電路和時鐘電路設(shè)計進(jìn)行了分析。在此基礎(chǔ)上,完成了通用平臺的原理圖設(shè)計,并進(jìn)行了PCB設(shè)計和硬件板卡的制作。3、基于硬件平臺,采用Verilog HDL語言編寫了硬件測試程序和干擾實... 

【文章來源】：哈爾濱工程大學(xué)黑龍江省 211工程院校

【文章頁數(shù)】：80 頁

【學(xué)位級別】：碩士

【部分圖文】：

距離速度拖引干擾效果

哈爾濱工程大學(xué)碩士學(xué)位論文設(shè)計。為了減小 PCB 設(shè)計的難度，本設(shè)計 ADC 數(shù)據(jù)接口擬采口采用串行高速傳輸，大大降低了 ADC 和 FPGA 之間的接口數(shù)器件選型和設(shè)計達(dá)有源干擾通用平臺的硬件構(gòu)成，對其所用的主要器件進(jìn)行選PGA 和 DAC 在需求分析要求下進(jìn)行對應(yīng)的器件選型，同時對電劃。 選型求分析，本文設(shè)計有源干擾通用平臺所需的 ADC 器件選型的約足 2.4GHz，采樣精度大于 10 位，數(shù)據(jù)輸出接口為 JESD204B 接件供應(yīng)商的產(chǎn)品手冊，最終選用 Analog 公司的 AD9625BBPZ

哈爾濱工程大學(xué)碩士學(xué)位論文雷達(dá)有源干擾通用平臺 FPGA 資源占用情況（XC7VXUsed Available 120000 866400 512 1470 300 3600 看出，各類型資源占用均小于 50%，表明選用該芯片其他有源干擾樣式，便于后續(xù)系統(tǒng)升級。析，本文設(shè)計有源干擾通用平臺所需的 DAC 器件選型.4GHz，分辨率大于 10 位。經(jīng)查閱主要 DAC 器件供應(yīng) 公司的 AD9739BBCZ。


本文編號：2920937