海底大地電磁數(shù)據(jù)采集儀是進(jìn)行水下電場信號的提取和海底環(huán)境的監(jiān)測的精密儀器。由于測量信號很微弱及海底環(huán)境復(fù)雜,它對系統(tǒng)的硬件和軟件都提出了較高的要求:24 位高精度的 A/D 轉(zhuǎn)換器;多通道同步數(shù)據(jù)采集;低功耗設(shè)計;較高的可靠性。 在當(dāng)今電子產(chǎn)品設(shè)計中使用硬件描述語言設(shè)計可編程邏輯電路已經(jīng)被廣泛采用。本文首先對 CPLD(復(fù)雜可編程邏輯器件)和 VHDL 進(jìn)行了簡要的介紹,并分析了使用 CPLD 進(jìn)行電子設(shè)計的優(yōu)點。然后結(jié)合海底大地電磁數(shù)據(jù)采集儀的功能要求,介紹了一種基于 CPLD 和 MCU 的多通道高精度(微伏級)A/D 數(shù)據(jù)采集系統(tǒng)的設(shè)計方法。并給出這種數(shù)據(jù)采集系統(tǒng)的硬件原理電路和主要的軟件設(shè)計思路。 由于硬件上采用 CPLD 技術(shù)將數(shù)據(jù)總線,譯碼單元和邏輯控制電路集成于一片 CPLD 上,大大縮小了印刷電路板的尺寸簡化了硬件電路,并且提高了系統(tǒng)的可靠性和靈活性。同時對采集部分的電源進(jìn)行軟件控制,在其不工作時切斷電源,以及下位機軟件的中斷程序設(shè)計可以顯著的降低系統(tǒng)的功耗,節(jié)省儀器的寶貴電能。 經(jīng)大量實驗證明,采用本文提出的方法所設(shè)計的數(shù)...

【文章頁數(shù)】：69 頁

【學(xué)位級別】：碩士

【文章目錄】：
第一章 緒論
    1.1 課題來源
    1.2 課題意義
    1.3 主要工作及進(jìn)程安排
第二章 復(fù)雜可編程邏輯器件簡介
    2.1 CPLD 簡述
    2.2 CPLD 發(fā)展過程
    2.3 FPGA／CPLD 的邏輯組成
    2.4 FPGA／CPLD 芯片的優(yōu)點
    2.5 CPLD 的內(nèi)部結(jié)構(gòu)
    2.6 乘積項結(jié)構(gòu)CPLD 的邏輯實現(xiàn)原理
第三章 硬件編程語言與VHDL
    3.1 HDL 概述
    3.2 HDL 開發(fā)流程
    3.3 VHDL 語言的特點
第四章 系統(tǒng)功能分析
    4.1 設(shè)計目標(biāo)
    4.2 電氣結(jié)構(gòu)圖
    4.3 硬件功能分析
    4.4 主要硬件
    4.5 軟件功能分析
    4.6 主要使用的軟件
第五章 硬件設(shè)計
    5.1 電源設(shè)計
    5.2 AT89S8252 單片機的選擇
    5.3 存儲器的選擇
    5.4 CS5550-24 位A/D 轉(zhuǎn)換器的選擇
    5.5 通訊接口的設(shè)計
    5.6 CPLD 的選擇
    5.7 其他
第六章 軟件設(shè)計
    6.1 采集板的程序設(shè)計
    6.2 MCU 采集程序設(shè)計
    6.3 MCU 通訊程序設(shè)計
    6.4 PC 端 WINDOWS 程序設(shè)計
第七章 CPLD 的設(shè)計
    7.1 CPLD 的功能及時序分析
    7.2 CPLD 的引腳分配
    7.3 VHDL 程序設(shè)計
第八章 測試及結(jié)果分析
    8.1 信號源板的設(shè)計
    8.2 測試條件
    8.3 測試結(jié)果及分析
總結(jié)
致謝
參考文獻(xiàn)
附圖



本文編號：4036609