基于GPU的離子推進(jìn)器羽流PIC/MCC模擬研究
【文章頁(yè)數(shù)】:66 頁(yè)
【學(xué)位級(jí)別】:碩士
【部分圖文】:
圖2-1CPU和GPU邏輯架構(gòu)
圖形處理器GPU最開(kāi)始是專(zhuān)注于圖形像素渲染的工作,而圖形像素渲染高的并行性,GPU的最初設(shè)計(jì)充分利用了這一個(gè)特性,使得其發(fā)展成為程、高度并行的多核處理器[26]。設(shè)計(jì)者將GPU的更多晶體管用于計(jì)算,CPU那樣用于邏輯控制單元和大量緩存單元來(lái)提高其少量計(jì)算單元的執(zhí)7]....
圖2-2NVIDIAGPU和IntelCPU每秒浮點(diǎn)計(jì)算對(duì)比圖
第二章GPU體系架構(gòu)與CUDA并行計(jì)算隨著GPU的不斷發(fā)展,我們可以通過(guò)增加GPU的并行處理單元和存儲(chǔ)控制單元的方法來(lái)進(jìn)一步提升其計(jì)算處理能力和訪問(wèn)的存儲(chǔ)帶寬。目前,其計(jì)算能力和存儲(chǔ)帶寬已遠(yuǎn)超同時(shí)代的CPU,如圖2-2[29]和圖2-3[29]所示的是截止到....
圖2-3NVIDIAGPU和IntelCPU內(nèi)存帶寬對(duì)比
和存儲(chǔ)帶寬已遠(yuǎn)超同時(shí)代的CPU,如圖2-2[29]和圖2-3[29]所示的是截止到2015年IntelCPU和NVIDIAGPU每秒浮點(diǎn)計(jì)算對(duì)比情況和內(nèi)存帶寬對(duì)比情況。圖2-2NVIDIAGPU和IntelCPU每秒浮點(diǎn)計(jì)算對(duì)比圖[29]
圖2-4SM內(nèi)部組成結(jié)構(gòu)
那么就可以實(shí)現(xiàn)數(shù)千個(gè)線程的并發(fā)執(zhí)行。]展示的是一個(gè)SM內(nèi)部組成結(jié)構(gòu)圖,其具體的內(nèi)部構(gòu)而定。為了方便管理和執(zhí)行線程,SM內(nèi)存采用gleInstructionMultipleThread,SIMT)的獨(dú)特架構(gòu)。劃分為一組,并且這些線程之間的編號(hào)是連續(xù)遞增束(warp),....
本文編號(hào):4019556
本文鏈接:http://sikaile.net/kejilunwen/dongligc/4019556.html