發(fā)布時間：2017-09-12 02:03

  本文關(guān)鍵詞：一種高性能超低功耗亞閾值基準(zhǔn)電壓源

  更多相關(guān)文章： 亞閾值區(qū) 超低功耗 低溫漂 電源電壓抑制比

【摘要】：設(shè)計了一種超低功耗、無片上電阻、無雙極型晶體管的基于CMOS亞閾值特性的基準(zhǔn)電壓源。采用Oguey電流源結(jié)構(gòu)來減小靜態(tài)電流,從而降低功耗,并加入工作于亞閾值區(qū)的運(yùn)算放大器,在保證低功耗的前提下,顯著提高了電源電壓抑制比。采用1.8V MOS管與3.3V MOS管的閾值電壓差進(jìn)行溫度補(bǔ)償,使得輸出電壓具有超低溫度系數(shù)。采用共源共柵電流鏡以提高電源電壓抑制比和電壓調(diào)整率。電路基于SMIC 0.18μm CMOS工藝進(jìn)行設(shè)計和仿真。仿真結(jié)果表明,在-30℃~125℃溫度范圍內(nèi),溫漂系數(shù)為9.3×10-6/℃;電源電壓為0.8~3.3V時,電壓調(diào)整率為0.16%,電源電壓抑制比為-58.2dB@100 Hz,電路功耗僅為109nW,芯片面積為0.01mm2。
【作者單位】： 桂林電子科技大學(xué)廣西精密導(dǎo)航技術(shù)與應(yīng)用重點實驗室;
【關(guān)鍵詞】： 亞閾值區(qū) 超低功耗 低溫漂 電源電壓抑制比
【基金】：國家自然科學(xué)基金資助項目(61161003,61264001,61166004) 廣西自然科學(xué)基金資助項目(2013GXNSFAA019333) 廣西桂林電子科技大學(xué)研究生科研創(chuàng)新項目(YJCXS201519)
【分類號】：TN432
【正文快照】： 1引言隨著集成電路制造技術(shù)的快速發(fā)展,專用集成電路(ASIC)越來越受到關(guān)注�？梢灶A(yù)見,微瓦量級功耗的大規(guī)模集成電路的快速發(fā)展將給生物醫(yī)學(xué)傳感器、便攜式移動設(shè)備、可植入式醫(yī)療設(shè)備、無線傳感網(wǎng)絡(luò)等下一代低功耗應(yīng)用帶來很大的發(fā)展�；鶞�(zhǔn)電壓源作為ASIC的基礎(chǔ)單元,要求具有

【相似文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前10條

1 沙占友;;基準(zhǔn)電壓源的應(yīng)用[J];集成電路應(yīng)用;1991年04期

2 紀(jì)宗南;;可編程的基準(zhǔn)電壓源[J];集成電路應(yīng)用;1993年01期

3 任新明;精密基準(zhǔn)電壓源電壓的擴(kuò)展應(yīng)用[J];電測與儀表;1994年06期

4 袁文師,吳建輝;基準(zhǔn)電壓源設(shè)計[J];半導(dǎo)體技術(shù);2004年04期

5 張國華;;基準(zhǔn)電壓源的設(shè)計與選用[J];電子制作;2005年02期

6 張家川;劉伯安;;新型低電壓能隙基準(zhǔn)電壓源[J];半導(dǎo)體技術(shù);2006年08期

7 張京英;吳建輝;;一種低溫漂基準(zhǔn)電壓源的設(shè)計[J];青海師范大學(xué)學(xué)報(自然科學(xué)版);2008年01期

8 張正平;王成鶴;王永祿;張俊安;朱璨;沈曉峰;;一種帶數(shù)字校正的差分基準(zhǔn)電壓源[J];微電子學(xué);2009年01期

9 譚煒鋒;劉輝華;;一種新穎不帶電阻的基準(zhǔn)電壓源電路設(shè)計[J];現(xiàn)代電子技術(shù);2009年14期

10 舒梅;;基準(zhǔn)電壓源[J];科技風(fēng);2010年13期

中國重要報紙全文數(shù)據(jù)庫 前1條

1 四川 唐華淼 編譯;基準(zhǔn)電壓源[N];電子報;2009年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前10條

1 張純林;一款A(yù)C-DC電源管理芯片及系統(tǒng)的溫度特性分析與設(shè)計[D];電子科技大學(xué);2014年

2 韋曉月;一種無片外電容LDO線性穩(wěn)壓器設(shè)計[D];電子科技大學(xué);2014年

3 茍超;低功耗、寬輸入范圍的單片式LDO設(shè)計[D];電子科技大學(xué);2014年

4 殷櫻;基于65 nm CMOS工藝的系統(tǒng)芯片專用模擬IP研究與設(shè)計[D];浙江大學(xué);2016年

5 楊方杰;低供電電壓基準(zhǔn)電壓源設(shè)計[D];國防科學(xué)技術(shù)大學(xué);2011年

6 王旃;基于標(biāo)準(zhǔn)數(shù)字CMOS工藝的高精度基準(zhǔn)電壓源的研究[D];浙江大學(xué);2002年

7 舒梅;CMOS集成基準(zhǔn)電壓源設(shè)計[D];貴州大學(xué);2009年

8 鄧愛枝;高精度低漂移集成電壓源研究[D];貴州大學(xué);2009年

9 趙芳蘭;基于BICMOS工藝的高性能基準(zhǔn)電壓源研究[D];西南交通大學(xué);2006年

10 陳迎樂;全CMOS基準(zhǔn)電壓源的設(shè)計與研究[D];河北大學(xué);2008年

，

本文編號：834394