本文關(guān)鍵詞：一種高電源抑制比低噪聲的帶隙基準(zhǔn)源

  更多相關(guān)文章： 帶隙基準(zhǔn) 高電源抑制比 低噪聲 電源抑制比增強(qiáng)級 低通濾波器

【摘要】：基于SMIC 0.18μm CMOS工藝,設(shè)計了一種高電源抑制比低噪聲的帶隙基準(zhǔn)源。此電路在3.3V電源電壓下具有較好的溫度系數(shù),-40℃~125℃范圍內(nèi)的溫度系數(shù)為8.6 ppm/℃,帶隙基準(zhǔn)電路輸出電壓約為1.195V。通過在基準(zhǔn)中運(yùn)放加入電源抑制比增強(qiáng)級電路提高中低頻范圍PSRR性能,在電路輸出端再引入低通濾波器電路以提高中高頻范圍PSRR性能,并且低通濾波器有助于降低整個電路的噪聲。采用Spectre軟件進(jìn)行仿真,結(jié)果顯示,電源抑制比為-130.4@dc,-77.6@100KHz,輸出噪聲為24.8n V@100KHz。該帶隙基準(zhǔn)源電路非常適合于應(yīng)用在高電源電壓抑制比、低噪聲的LDO電路中。
【作者單位】： 電子科技大學(xué)電子薄膜與集成器件國家重點(diǎn)實(shí)驗(yàn)室;
【關(guān)鍵詞】： 帶隙基準(zhǔn) 高電源抑制比 低噪聲 電源抑制比增強(qiáng)級 低通濾波器
【分類號】：TN432
【正文快照】： 0引言隨著平板電腦、觸屏手機(jī)、智能手環(huán)等便攜電子產(chǎn)品的廣泛流行,高電源抑制比(power supplyrejection ratio,PSRR)、低噪聲、低溫度系數(shù)的低壓差線性穩(wěn)壓器(Low Dropout Regulator,LDO)已經(jīng)成為研究熱點(diǎn),其中,對于LDO電路中基準(zhǔn)的溫度系數(shù)已經(jīng)報道了很多[1],然而,如何抑制

【相似文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前10條

1 張嘯誠;邢建力;;一種高電源抑制比和高精度帶隙電壓源設(shè)計[J];信息與電子工程;2012年03期

2 袁曉波;徐東明;謝慶勝;;一種高電源抑制比的LDO電路的設(shè)計[J];中國集成電路;2010年01期

3 付秀蘭;黃英;向蓓;湯志強(qiáng);;一種高電源抑制比的基準(zhǔn)電壓源設(shè)計[J];合肥工業(yè)大學(xué)學(xué)報(自然科學(xué)版);2009年04期

4 王磊;王剛;許博謙;;一種高電源抑制比的LDO電路設(shè)計[J];長春理工大學(xué)學(xué)報(自然科學(xué)版);2012年02期

5 李泳佳;夏曉娟;;高電源抑制比的CMOS亞閾值多輸出電壓基準(zhǔn)[J];電子設(shè)計工程;2009年12期

6 方圓;周鳳星;張濤;張迪;;一種高電源抑制比全工藝角低溫漂CMOS基準(zhǔn)電壓源[J];電子設(shè)計工程;2012年24期

7 程剛;白忠臣;王超;秦水介;;一種高電源抑制比的CMOS帶隙基準(zhǔn)電壓源設(shè)計[J];電子設(shè)計工程;2013年08期

8 劉中偉;夏素靜;周偉;;一種寬輸入范圍高電源抑制比的帶隙基準(zhǔn)電路[J];科協(xié)論壇(下半月);2011年05期

9 蔣浩;汪東旭;趙新江;;一種高電源抑制比的帶隙基準(zhǔn)電路[J];微計算機(jī)信息;2006年14期

10 吳謹(jǐn);常昌遠(yuǎn);石超;;一種高電源抑制比曲率補(bǔ)償帶隙基準(zhǔn)電壓源[J];電子與封裝;2008年06期

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前4條

1 杜皎;一款高電源抑制比低壓差線性穩(wěn)壓器設(shè)計[D];復(fù)旦大學(xué);2012年

2 黃圣專;高電源抑制比低壓差線性穩(wěn)壓器（LDO）設(shè)計[D];復(fù)旦大學(xué);2011年

3 張娜娜;高電源抑制比低壓差線性穩(wěn)壓器的設(shè)計與研究[D];合肥工業(yè)大學(xué);2007年

4 邵亞利;大電流高電源抑制比的低壓差線性穩(wěn)壓器[D];浙江大學(xué);2011年

，

本文編號：822110