發(fā)布時(shí)間：2017-09-08 20:14

  本文關(guān)鍵詞：基于VMM的FPGA軟件可重用驗(yàn)證平臺(tái)

  更多相關(guān)文章： SystemVerilog VMM 可重用 驗(yàn)證平臺(tái)

【摘要】：傳統(tǒng)的驗(yàn)證平臺(tái)編寫復(fù)雜,且難以在不同設(shè)計(jì)之間重用。采用System Verilog支持的VMM驗(yàn)證方法學(xué),并結(jié)合帶約束的隨機(jī)驗(yàn)證和覆蓋率驅(qū)動(dòng)的驗(yàn)證技術(shù),構(gòu)建可重用驗(yàn)證平臺(tái),完成被測(cè)FPGA軟件的驗(yàn)證。與直接測(cè)試方法相比,該驗(yàn)證平臺(tái)不僅能夠有效提高驗(yàn)證效率,而且在模塊級(jí)和系統(tǒng)級(jí)驗(yàn)證過程中,能夠重用該驗(yàn)證平臺(tái)或驗(yàn)證組件。
【作者單位】： 海軍駐天津八三五七研究所軍事代表室;天津津航計(jì)算技術(shù)研究所;
【關(guān)鍵詞】： SystemVerilog VMM 可重用 驗(yàn)證平臺(tái)
【分類號(hào)】：TN791
【正文快照】： 1引言隨著集成電路設(shè)計(jì)技術(shù)以及武器裝備的信息化、數(shù)字化程度的不斷提高,百萬門級(jí)乃至千萬門級(jí)的可編程邏輯器件在軍用電子產(chǎn)品中被廣泛采用,在型號(hào)研制項(xiàng)目中所起的作用也變的更為關(guān)鍵,相應(yīng)代碼設(shè)計(jì)問題也大量的出現(xiàn)。目前,可編程邏輯器件驗(yàn)證主要使用傳統(tǒng)的驗(yàn)證方法,它需要

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 屈玉峰;郭亮;馮根寶;;搭建基于E語言參考模型的驗(yàn)證平臺(tái)[J];中國(guó)集成電路;2005年09期

2 詹文法,馬俊,張溯,許修兵;一種可重用的驗(yàn)證平臺(tái)結(jié)構(gòu)[J];微機(jī)發(fā)展;2005年03期

3 詹文法;李麗;程作仁;張溯;;一種基于總線的可重用驗(yàn)證平臺(tái)研究[J];電子技術(shù)應(yīng)用;2006年05期

4 期彤;;新思科技設(shè)計(jì)系統(tǒng)、驗(yàn)證平臺(tái)雙線出擊[J];電子設(shè)計(jì)應(yīng)用;2009年05期

5 張健;黃蓓;王玉艷;;交換控制電路功能驗(yàn)證平臺(tái)設(shè)計(jì)[J];計(jì)算機(jī)工程;2006年16期

6 萬超;申敏;張亞楠;;通道在層次化驗(yàn)證平臺(tái)中的應(yīng)用[J];電子測(cè)試;2007年05期

7 袁艷;申敏;;覆蓋率技術(shù)的提高在RVM層次化驗(yàn)證方法中的應(yīng)用[J];電子測(cè)試;2008年01期

8 宋秀蘭;吳曉波;;高性能驗(yàn)證平臺(tái)設(shè)計(jì)與搭建[J];電子器件;2008年06期

9 劉芳;謝崢;連志斌;王新安;;一種可重構(gòu)的通用總線接口驗(yàn)證平臺(tái)的研究及實(shí)現(xiàn)[J];電子器件;2011年03期

10 王紅衛(wèi);占楊林;梁利平;;以覆蓋率為導(dǎo)向的自動(dòng)化驗(yàn)證平臺(tái)[J];電子測(cè)試;2013年05期

中國(guó)重要會(huì)議論文全文數(shù)據(jù)庫(kù) 前6條

1 王立勝;王秉臣;朱波;朱智超;賴安學(xué);;基于大型飛行器的信息系統(tǒng)仿真驗(yàn)證平臺(tái)設(shè)計(jì)[A];中國(guó)宇航學(xué)會(huì)深空探測(cè)技術(shù)專業(yè)委員會(huì)第十屆學(xué)術(shù)年會(huì)論文集[C];2013年

2 華靜;;虛擬化技術(shù)構(gòu)建金融云業(yè)務(wù)驗(yàn)證平臺(tái)[A];2013年中國(guó)通信學(xué)會(huì)信息通信網(wǎng)絡(luò)技術(shù)委員會(huì)年會(huì)論文集[C];2013年

3 徐文進(jìn);田澤;;基于AFDX-ES SOC驗(yàn)證平臺(tái)的向量中斷控制器驗(yàn)證研究[A];第十六屆計(jì)算機(jī)工程與工藝年會(huì)暨第二屆微處理器技術(shù)論壇論文集[C];2012年

4 淮治華;田澤;趙強(qiáng);韓煒;;基于DSP的SoC FPGA原型驗(yàn)證平臺(tái)的構(gòu)建與應(yīng)用[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

5 陳小龍;荊濤;;如何在FPGA或ASIC設(shè)計(jì)中用TCL為HDL模型搭建自動(dòng)驗(yàn)證平臺(tái)[A];全國(guó)第一屆嵌入式技術(shù)聯(lián)合學(xué)術(shù)會(huì)議論文集[C];2006年

6 iJ淑媚;灻斐章;周佩廷;R壭憔，

本文編號(hào)：816089