本文關(guān)鍵詞：基于FPGA的陣列信號(hào)數(shù)據(jù)采集系統(tǒng)

  更多相關(guān)文章： 陣列信號(hào)數(shù)據(jù)采集 FPGA 同步采樣 UDP

【摘要】：針對(duì)陣列信號(hào)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)要求具有幅相一致、速度快、大數(shù)據(jù)量的特點(diǎn),設(shè)計(jì)了一種基于FPGA的陣列信號(hào)數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)以同步采樣A/D轉(zhuǎn)換器為核心,配合基于FPGA的控制單元,完成128路陣列信號(hào)同步采樣功能。同時(shí)采用88E1111作為網(wǎng)絡(luò)PHY芯片,完成與上位機(jī)之間的千兆位UDP通信,實(shí)現(xiàn)大數(shù)據(jù)量高速傳輸功能。經(jīng)測(cè)試,系統(tǒng)實(shí)現(xiàn)了對(duì)128路陣列信號(hào)的采集與傳輸,具有良好的幅度一致性、相位一致性以及快速、穩(wěn)定的特點(diǎn)。
【作者單位】： 江蘇省世界水谷與水生態(tài)文明協(xié)同創(chuàng)新中心;河海大學(xué)江蘇省輸配電裝備技術(shù)重點(diǎn)實(shí)驗(yàn)室;河海大學(xué)物聯(lián)網(wǎng)工程學(xué)院;
【關(guān)鍵詞】： 陣列信號(hào)數(shù)據(jù)采集 FPGA 同步采樣 UDP
【基金】：國家自然科學(xué)基金(61573128,61273170)
【分類號(hào)】：TN791;TP274.2
【正文快照】： 0引言陣列信號(hào)處理是信號(hào)處理領(lǐng)域的一個(gè)重要分支,在雷達(dá)、聲納、無線通信等許多領(lǐng)域中有著廣泛的應(yīng)用[1]。其中,多通道同步采集與大數(shù)據(jù)量的高速傳輸是陣列信號(hào)處理中一個(gè)相當(dāng)重要的環(huán)節(jié)。現(xiàn)有的采集系統(tǒng)大多存在如下問題[2-5]:(1)通道路數(shù)較少,通常為幾路或十幾路,難以滿足

【相似文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前3條

1 楊恒;李立萍;李云志;;陣列信號(hào)幅相一致性校正及FPGA實(shí)現(xiàn)[J];微計(jì)算機(jī)信息;2009年17期

2 胡聰;許川佩;牛軍浩;;基于DSP的程控陣列信號(hào)源設(shè)計(jì)[J];計(jì)算機(jī)測(cè)量與控制;2012年06期

3 ;[J];;年期

，

本文編號(hào)：787186