本文關(guān)鍵詞：基于JESD204B接口協(xié)議的接收端電路研制

  更多相關(guān)文章： JESDB Serdes接口 接收端 電路設(shè)計(jì) 現(xiàn)代信號(hào)處理

【摘要】：文章提出了一種符合JESD204B協(xié)議規(guī)范的接收電路設(shè)計(jì)方案。首先根據(jù)設(shè)計(jì)需求進(jìn)行分析,對(duì)接收電路的總體架構(gòu)自頂而下地進(jìn)行了設(shè)計(jì)。其次,分析了接收電路的組成框架及各個(gè)子模塊的設(shè)計(jì)思路和功能,完成了JESD204B接口傳輸層、鏈路層的設(shè)計(jì)。具體包括傳輸層的數(shù)據(jù)解幀模塊設(shè)計(jì)和鏈路層的字符替換、解擾、解碼、緩存buffer等模塊設(shè)計(jì)。此外還設(shè)計(jì)了字符定界、物理層測(cè)試、錯(cuò)誤檢測(cè)和ILAS序列檢測(cè)等電路模塊,最終完成了一個(gè)符合JESD204B協(xié)議規(guī)范的接收電路完整設(shè)計(jì)。最后在XILINX公司的Vivado平臺(tái)對(duì)整個(gè)接收電路的設(shè)計(jì)進(jìn)行了仿真和綜合,并且與第三方IP核發(fā)送端電路進(jìn)行對(duì)接和環(huán)回驗(yàn)證。結(jié)果表明,本設(shè)計(jì)能夠與第三方IP對(duì)接成功,完全符合協(xié)議規(guī)范和性能要求。
【作者單位】： 中國(guó)地質(zhì)大學(xué)機(jī)械與電子信息學(xué)院;
【關(guān)鍵詞】： JESDB Serdes接口 接收端 電路設(shè)計(jì) 現(xiàn)代信號(hào)處理
【基金】：湖北省自然科學(xué)基金面上項(xiàng)目(2014CFB896)資助課題
【分類(lèi)號(hào)】：TN702
【正文快照】： 0引言JESD204B是由JEDEC委員會(huì)制定的最新版本JESD接口,用于數(shù)模/模數(shù)轉(zhuǎn)換器與數(shù)字處理器件內(nèi)部串行高速互聯(lián)。目前它的使用頻率正迅速上升,有望成為未來(lái)主流的轉(zhuǎn)換器接口標(biāo)準(zhǔn)。JESD204B相較于老版本有三大優(yōu)點(diǎn):1.遠(yuǎn)高于前兩個(gè)版本的12.5Gbps速率。2.采用設(shè)備時(shí)鐘而非幀時(shí)鐘,

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前2條

1 曾志;;基于直接數(shù)字合成技術(shù)的高速串行信號(hào)接收端容限測(cè)試新方法[J];今日電子;2008年05期

2 ;[J];;年期

中國(guó)博士學(xué)位論文全文數(shù)據(jù)庫(kù) 前1條

1 沈振民;基于LED的室內(nèi)可見(jiàn)光通信信道建模及光學(xué)接收端研究[D];北京理工大學(xué);2014年

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前2條

1 文仁;基于C-RAN架構(gòu)的PRACH接收端的研究與FPGA實(shí)現(xiàn)[D];電子科技大學(xué);2015年

2 唐茜;DVI接收端模擬部分電路研究與實(shí)現(xiàn)[D];湖南大學(xué);2013年

，

本文編號(hào)：786999