發(fā)布時間：2017-06-28 14:03

  本文關(guān)鍵詞：三維集成電路綁定前TSV測試方法研究，由筆耕文化傳播整理發(fā)布。

【摘要】：基于硅通孔(Through-Silicon Via, TSV)的三維集成電路極大地推動了集成電路行業(yè)的發(fā)展。與傳統(tǒng)的二維集成電路不同,三維集成電路通過TSV把多個晶片垂直堆疊,使得它擁有功耗低、帶寬高、面積小、性能好、支持異構(gòu)集成等優(yōu)點(diǎn)。然而,當(dāng)前TSV的制造工藝以及堆疊綁定技術(shù)還不成熟,TSV可能存在各種各樣的缺陷,嚴(yán)重降低了三維集成電路的良率和可靠性,因此三維集成電路的TSV測試非常必要。TSV測試主要分為綁定前測試和綁定后測試,綁定前測試主要是檢測TSV在制造過程中產(chǎn)生的缺陷,綁定后測試主要是檢測在堆疊綁定過程中產(chǎn)生的缺陷。綁定前階段晶片未減薄時,TSV底端埋于襯底中限制了TSV的可接觸性；在晶片減薄后,雖然TSV底端露出可以接觸,但使用傳統(tǒng)的探針測試TSV也非常困難,綁定前測試仍面臨著巨大的挑戰(zhàn)。針對上述問題,本文以綁定前TSV為測試對象,在以下幾個方面進(jìn)行了相關(guān)的研究工作：1.學(xué)習(xí)三維集成電路的相關(guān)基本知識以及TSV的制作工藝,探究三維集成電路制造過程中TSV可能存在的缺陷。分析TSV缺陷所引起的TSV故障,對TSV故障進(jìn)行電氣參數(shù)建模,并分析故障TSV的故障效應(yīng)。2.學(xué)習(xí)現(xiàn)有的TSV測試方法,按測試階段主要分為綁定前以及綁定后TSV測試方法,按測試原理主要分為基于探針以及基于內(nèi)建自測試(built-in self-test, BIST)的TSV測試方法,著重研究了基于BIST的綁定前TSV測試方法。比較現(xiàn)有基于BIST的綁定前TSV測試方法的優(yōu)缺點(diǎn),基于現(xiàn)有理論研究新的綁定前TSV測試方案。3.提出一種基于仲裁器的綁定前測試方法,由于高電平信號通過故障TSV的延遲時間小于無故障TSV延遲時間,因此比較被測TSV與無故障TSV的延遲時間可判斷被測TSV是否存在故障。此外,依次將被測TSV延遲時間與不同的延遲時間相比,可對其延遲進(jìn)行區(qū)間定位,實(shí)現(xiàn)TSV故障分級。實(shí)驗(yàn)結(jié)果表明,該方案能夠檢測出TSV的電阻開路故障和泄漏故障,有效解決了兩種故障共存TSV的檢測問題。與現(xiàn)有同類方法相比,該方法提高了測試精度、增加了可檢測故障范圍并且可以進(jìn)行故障分級。
【關(guān)鍵詞】：三維集成電路 硅通孔 綁定前測試 電阻開路故障 泄漏故障
【學(xué)位授予單位】：合肥工業(yè)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TN407
【目錄】：

• 致謝7-8
• 摘要8-9
• ABSTRACT9-16
• 第一章 緒論16-25
• 1.1 三維集成電路產(chǎn)生背景16-18
• 1.2 三維集成電路的優(yōu)點(diǎn)與挑戰(zhàn)18-21
• 1.2.1 三維集成電路的優(yōu)點(diǎn)18-20
• 1.2.2 三維集成電路的挑戰(zhàn)20-21
• 1.3 國內(nèi)外研究狀況21-23
• 1.4 研究的主要內(nèi)容23-24
• 1.5 論文組織結(jié)構(gòu)24-25
• 第二章 硅通孔技術(shù)介紹25-37
• 2.1 引言25-26
• 2.2 基于TSV的三維集成電路關(guān)鍵技術(shù)26-29
• 2.2.1 三維堆疊技術(shù)26-27
• 2.2.2 對齊技術(shù)27-28
• 2.2.3 綁定技術(shù)28-29
• 2.2.4 減薄技術(shù)29
• 2.3 TSV制造工藝29-32
• 2.3.1 TSV制造方法29-31
• 2.3.2 TSV工藝步驟31-32
• 2.4 TSV電氣模型32-36
• 2.4.1 電阻33-34
• 2.4.2 電容34-35
• 2.4.3 電感35-36
• 2.5 本章小結(jié)36-37
• 第三章 綁定前硅通孔測試37-50
• 3.1 硅通孔缺陷與故障37-39
• 3.2 硅通孔測試39-41
• 3.3 綁定前硅通孔測試方法41-49
• 3.3.1 單種故障檢測方法41-43
• 3.3.2 多種故障檢測方法43-49
• 3.4 本章小結(jié)49-50
• 第四章 基于仲裁器的綁定前硅通孔測試50-62
• 4.1 問題的提出50-52
• 4.2 TSV電氣模型及延遲時間52-54
• 4.2.1 TSV電氣模型52-53
• 4.2.2 TSV延遲時間53-54
• 4.3 本文測試方案54-57
• 4.3.1 TSV測試結(jié)構(gòu)54-56
• 4.3.2 故障分級結(jié)構(gòu)56-57
• 4.4 實(shí)驗(yàn)結(jié)果57-61
• 4.4.1 測試精度58-59
• 4.4.2 故障分級59-60
• 4.4.3 檢測多故障共存的TSV60-61
• 4.5 本章小結(jié)61-62
• 第五章 總結(jié)與展望62-64
• 5.1 總結(jié)62-63
• 5.2 下一步工作63-64
• 參考文獻(xiàn)64-69
• 攻讀碩士學(xué)位期間的學(xué)術(shù)活動及成果情況69

【相似文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前10條

1 林萬孝;21世紀(jì)新型三維集成電路[J];機(jī)械與電子;1995年06期

2 杜秀云;唐禎安;;三維集成電路工作熱載荷工況的有限元仿真[J];系統(tǒng)仿真學(xué)報(bào);2012年02期

3 Yoichi AKasaka ,黃定禮;三維集成電路的發(fā)展趨勢[J];微電子學(xué);1988年05期

4 王高峰;趙文生;;三維集成電路中的關(guān)鍵技術(shù)問題綜述[J];杭州電子科技大學(xué)學(xué)報(bào);2014年02期

5 李波 ,李文石 ,周江;三維集成電路的性能計(jì)算[J];中國集成電路;2005年02期

6 中野元雄,王秀春;三維集成電路[J];微電子學(xué);1984年04期

7 Philip Garrou;;3D集成電路將如何實(shí)現(xiàn)?[J];集成電路應(yīng)用;2009年03期

8 李文石;二維和三維集成電路的熱阻計(jì)算[J];微電子學(xué);2005年05期

9 高文超;周強(qiáng);錢旭;蔡懿慈;;應(yīng)用于三維集成電路解析式布局的層分配算法[J];計(jì)算機(jī)應(yīng)用;2013年06期

10 朱國良,張鶴鳴,胡輝勇,李發(fā)寧,舒斌;三維CMOS集成電路技術(shù)研究[J];電子科技;2004年07期

中國博士學(xué)位論文全文數(shù)據(jù)庫 前6條

1 杜秀云;三維集成電路熱問題的不確定性分析方法研究[D];大連理工大學(xué);2014年

2 高文超;基于非線性規(guī)劃的三維集成電路布局算法研究[D];中國礦業(yè)大學(xué)（北京）;2013年

3 錢利波;基于硅通孔技術(shù)的三維集成電路設(shè)計(jì)與分析[D];西安電子科技大學(xué);2013年

4 王鳳娟;基于硅通孔（TSV）的三維集成電路（3D IC）關(guān)鍵特性分析[D];西安電子科技大學(xué);2014年

5 劉曉冬;三維集成電路硅通孔匹配和倒裝芯片布線算法研究[D];復(fù)旦大學(xué);2013年

6 趙文生;三維集成電路中新型互連結(jié)構(gòu)的建模方法與特性研究[D];浙江大學(xué);2013年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前10條

1 李黃祺;三維集成電路硅通孔容錯技術(shù)研究[D];合肥工業(yè)大學(xué);2016年

2 劉永;三維集成電路綁定前TSV測試方法研究[D];合肥工業(yè)大學(xué);2016年

3 武文珊;三維集成電路硅通孔動態(tài)功耗優(yōu)化[D];西安電子科技大學(xué);2014年

4 蘆杰亮;基于TSV的三維集成電路分割算法的研究[D];上海交通大學(xué);2014年

5 熊波;三維集成電路中新型TSV電容提取方法研究[D];西安電子科技大學(xué);2014年

6 劉蓓;三維集成電路測試時間的優(yōu)化方法研究[D];合肥工業(yè)大學(xué);2011年

7 陳振陽;三維集成電路TSV模型及高可靠傳輸研究[D];上海交通大學(xué);2015年

8 張鷹;三維集成電路綁定前硅通孔測試技術(shù)研究[D];合肥工業(yè)大學(xué);2015年

9 江鵬;TSV功耗建模與3D NoC功耗分析[D];西安電子科技大學(xué);2012年

10 張歡;基于信號轉(zhuǎn)移的TSV容錯技術(shù)研究[D];合肥工業(yè)大學(xué);2014年

  本文關(guān)鍵詞：三維集成電路綁定前TSV測試方法研究，由筆耕文化傳播整理發(fā)布。

，

本文編號：494078