本文關(guān)鍵詞：一種高性能帶隙基準(zhǔn)的電源抑制比的優(yōu)化，由筆耕文化傳播整理發(fā)布。

【摘要】：基于simc 0.18μm工藝,電源電壓3.5 V,設(shè)計(jì)了一種具有低溫度系數(shù)和高電源抑制比的帶隙基準(zhǔn)電壓和電流。在cadence平臺(tái)上仿真結(jié)果表明在-40~85℃度的溫度范圍內(nèi)其溫漂系數(shù)為4.57 ppm/℃,為提高其電源抑制比提出改為共源共柵結(jié)構(gòu),增加電壓加法器和增加預(yù)穩(wěn)壓電路。
【作者單位】： 廣東工業(yè)大學(xué)信息工程學(xué)院;
【關(guān)鍵詞】： 帶隙基準(zhǔn) 電源抑制比 高性能 負(fù)反饋
【分類號(hào)】：TN432
【正文快照】： 在模擬集成電路里,電壓基準(zhǔn)和電流基準(zhǔn)應(yīng)用相當(dāng)廣泛,如ADC/DAC、比較器、音頻功放等。如今人們對(duì)音響和各種電聲設(shè)備的要求越來越高,而電源噪聲和紋波是限制音頻質(zhì)量的一個(gè)重要因素,因此好的基準(zhǔn)電路可以保證良好的聲音性能。帶隙基準(zhǔn)能夠產(chǎn)生與溫度、電源電壓、工藝等近視無

【相似文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前5條

1 吳貴能;周瑋;;一種兩級(jí)CMOS運(yùn)算放大器電源抑制比提高技術(shù)(英文)[J];重慶郵電大學(xué)學(xué)報(bào)(自然科學(xué)版);2010年02期

2 任明巖;;RF電路中LDO電源抑制比和噪聲的選擇[J];電子產(chǎn)品世界;2006年21期

3 陳鈺,洪志良,朱江;采用0.25μmCMOS工藝、適用于LVDS驅(qū)動(dòng)器的高性能多相時(shí)鐘生成器的設(shè)計(jì)[J];半導(dǎo)體學(xué)報(bào);2001年08期

4 韓良;喻明艷;劉曉寧;石穎偉;;一種CMOS低電壓精準(zhǔn)帶隙參考源[J];微電子學(xué)與計(jì)算機(jī);2007年12期

5 ;[J];;年期

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前9條

1 郭銘強(qiáng);高精度片上電源的研究與實(shí)現(xiàn)[D];復(fù)旦大學(xué);2014年

2 李睿;高性能分段曲率補(bǔ)償帶隙基準(zhǔn)電壓源的設(shè)計(jì)[D];西南交通大學(xué);2016年

3 李亮;低噪聲高電源抑制比片上LDO的研究與設(shè)計(jì)[D];電子科技大學(xué);2016年

4 袁瑩瑩;一種低壓差線性穩(wěn)壓器的設(shè)計(jì)[D];吉林大學(xué);2010年

5 戚忠雪;一種基于0.18μm工藝的LDO的設(shè)計(jì)[D];吉林大學(xué);2013年

6 王磊;一種高性能的低壓差線性穩(wěn)壓器設(shè)計(jì)[D];電子科技大學(xué);2011年

7 楊帆;低噪聲低功耗LDO的研究與設(shè)計(jì)[D];暨南大學(xué);2011年

8 付秀蘭;高性能CMOS低壓差線性穩(wěn)壓器的設(shè)計(jì)[D];合肥工業(yè)大學(xué);2009年

9 張宏杰;全片上集成的線性穩(wěn)壓器的研究與設(shè)計(jì)[D];浙江大學(xué);2010年

  本文關(guān)鍵詞：一種高性能帶隙基準(zhǔn)的電源抑制比的優(yōu)化，由筆耕文化傳播整理發(fā)布。

，

本文編號(hào)：454573