發(fā)布時間：2017-06-09 01:00

  本文關鍵詞：基于FPGA的寬帶ADC采集系統(tǒng)的設計與實現(xiàn)，，由筆耕文化傳播整理發(fā)布。

【摘要】：針對寬帶采集系統(tǒng)設計中的時鐘抖動、高速ADC電路、高速數(shù)據(jù)緩存和高速數(shù)據(jù)傳輸?shù)葐栴},闡述了一種基于FPGA為主控芯片、DDRII作為緩存模塊、采樣速率為500 MHz的寬帶ADC數(shù)據(jù)采集系統(tǒng)的設計與實現(xiàn)。分析了各部分對采集系統(tǒng)的影響和在設計中需要注意的問題。對設計的系統(tǒng)進行了性能測試。
【作者單位】： 中國船舶重工集團公司第七二四研究所;
【關鍵詞】： 雷達 信號處理 FPGA 采集系統(tǒng) ADC
【分類號】：TN79;TP274.2
【正文快照】： 0引言雷達瞬時工作帶寬的擴展可獲得復雜目標的精細回波,因而也有效提高了雷達距離分辨力。因此,針對寬帶雷達的寬帶采集技術也越來越受到關注。寬帶采集系統(tǒng)的關鍵技術在于最大時鐘抖動的確定、高速ADC電路的設計、高速數(shù)據(jù)的緩存以及高速數(shù)據(jù)的傳輸。本文針對這些問題,設計

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前2條

1 丁家會;數(shù)字化接收機極限性能指標的研究[J];現(xiàn)代雷達;2005年09期

2 邱兆坤,王偉,馬云,陳曾平;一種新的高分辨率ADC有效位數(shù)測試方法[J];國防科技大學學報;2004年04期

【共引文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 李賽輝;劉劍;蔣^

本文編號：434064