對設備的硬件電路和時序控制進行了優(yōu)化設計與分析驗證,對采集的模擬信號進行運放跟隨和RC低通濾波設計,增強了阻抗變換和抗干擾能力,對AD采集進行了抗混疊濾波處理,同時內部采用雙口RAM進行數據緩存設計,保證了數據傳輸的完整性和可靠性,提高了設備的采集精度,經實際測量,采集精度小于±0. 5%。

【文章頁數】：4 頁

【文章目錄】：
1 系統(tǒng)整體設計
2 硬件電路設計
    2.1 采集電路抗干擾優(yōu)化設計
    2.2 A/D轉換器抗混疊濾波電路設計
    2.3 冷端補償結點的優(yōu)化處理
3 時序邏輯控制
    3.1 采樣時序控制
    3.2 數據緩存模塊優(yōu)化設計
4 系統(tǒng)驗證
5 結論



本文編號：4029352