由于傳統(tǒng)的激光測(cè)距儀所使用的模擬電路對(duì)于外界干擾的抵抗性能較差,在環(huán)境惡劣的情況下容易造成漏檢以及虛警的情況,并且其組成元器件較多、體積和重量較大以及無(wú)法更進(jìn)一步的提高信號(hào)的信噪比來(lái)濾出回波信號(hào)峰值。針對(duì)如上所述的不足,本文提出了采用數(shù)字化方式來(lái)對(duì)激光回波進(jìn)行處理的一種方法,用數(shù)字化技術(shù)的優(yōu)點(diǎn)為傳統(tǒng)激光測(cè)距系統(tǒng)性能的不足進(jìn)行改善。對(duì)激光測(cè)距儀在體積小和重量輕的情況下進(jìn)行數(shù)字化設(shè)計(jì)來(lái)實(shí)現(xiàn)在遠(yuǎn)距離提高回波信噪比來(lái)將信號(hào)進(jìn)行重構(gòu),來(lái)達(dá)到提高測(cè)距量程的目的。本文針對(duì)提高遠(yuǎn)距離測(cè)量時(shí)的激光回波微弱信噪比的目的設(shè)計(jì)出一個(gè)以ADC和FPGA為控制核心的數(shù)據(jù)采集系統(tǒng),本系統(tǒng)中ADC對(duì)回波弱信號(hào)全波形采樣并進(jìn)行快速的數(shù)字化處理,FPGA對(duì)整個(gè)系統(tǒng)進(jìn)行邏輯控制以及對(duì)數(shù)字化的數(shù)據(jù)進(jìn)行FIFO緩存和累加平均處理。對(duì)激光測(cè)距原理、作用距離和信噪比等方面進(jìn)行了更詳細(xì)的介導(dǎo)和研究,并對(duì)回波信號(hào)數(shù)據(jù)采集系統(tǒng)中需要的技術(shù)作了更詳細(xì)的介紹,其中包括A/D轉(zhuǎn)換、數(shù)字累加平均、邏輯控制、信號(hào)處理和傳輸?shù)燃夹g(shù)。對(duì)本文使用的線(xiàn)性累加平均算法進(jìn)行Matlab軟件仿真,以證明其功能的優(yōu)點(diǎn),由結(jié)果得出對(duì)信號(hào)累加M次的估計(jì),可使回波信噪...

【文章頁(yè)數(shù)】：75 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
縮略詞
第一章 緒論
    1.1 課題背景和意義
    1.2 國(guó)內(nèi)外的研究現(xiàn)狀
    1.3 測(cè)量的原理
    1.4 本文研究的主要內(nèi)容
第二章 激光測(cè)距原理分析
    2.1 脈沖激光測(cè)距的基本原理
    2.2 距離方程
    2.3 光電探測(cè)器信噪比以及輸出噪聲的分析
        2.3.1 信號(hào)光電流分析
        2.3.2 輸出的噪聲電流分析
    2.4 單脈沖虛警的可能性和脈沖探測(cè)的可能性
    2.5 測(cè)距誤差的分析
        2.5.1 對(duì)偶然誤差的分析
        2.5.2 對(duì)系統(tǒng)誤差的分析
    2.6 本章小結(jié)
第三章 激光回波數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案
    3.1 數(shù)據(jù)采集系統(tǒng)的基本框架
    3.2 關(guān)鍵技術(shù)
        3.2.1 A/D數(shù)據(jù)轉(zhuǎn)換
        3.2.2 邏輯控制以及信號(hào)處理
        3.2.3 數(shù)字式多點(diǎn)累加平均
        3.2.4 數(shù)據(jù)傳輸
    3.3 系統(tǒng)總體設(shè)計(jì)
    3.4 本章小結(jié)
第四章 基于MATLAB的線(xiàn)性累加平均算法仿真
    4.1 MATLAB簡(jiǎn)介
    4.2 算法的實(shí)現(xiàn)
    4.3 算法仿真的圖形用戶(hù)界面
    4.4 線(xiàn)性累加平均仿真驗(yàn)證
        4.4.1 仿真模型以及計(jì)算
        4.4.2 結(jié)果及分析
    4.5 本章小結(jié)
第五章 基于FPGA的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
    5.1 系統(tǒng)總體設(shè)計(jì)
    5.2 采集系統(tǒng)的設(shè)計(jì)
        5.2.1 電源設(shè)計(jì)
        5.2.2 系統(tǒng)通信設(shè)計(jì)
    5.3 采集系統(tǒng)的邏輯設(shè)計(jì)
        5.3.1 FPGA開(kāi)發(fā)環(huán)境以及FSM設(shè)計(jì)
        5.3.2 數(shù)據(jù)采集系統(tǒng)的邏輯設(shè)計(jì)方案
    5.4 ADC模塊設(shè)計(jì)
        5.4.1 采樣理論概述
        5.4.2 A/D轉(zhuǎn)換器介紹及其發(fā)展歷程
        5.4.3 ADC性能指標(biāo)
        5.4.4 AD控制模塊設(shè)計(jì)
    5.5 累加平均處理
    5.6 FIFO存儲(chǔ)緩沖模塊
    5.7 UART異步串行通信RS232發(fā)送模塊
    5.8 數(shù)據(jù)采集系統(tǒng)狀態(tài)機(jī)設(shè)計(jì)
    5.9 系統(tǒng)時(shí)鐘模塊
    5.10 PC程序設(shè)計(jì)
    5.11 本章小結(jié)
第六章 系統(tǒng)實(shí)驗(yàn)與分析
    6.1 仿真實(shí)驗(yàn)及結(jié)果
    6.2 測(cè)距實(shí)驗(yàn)及分析
        6.2.1 實(shí)驗(yàn)基本原理及方法
        6.2.2 局部中值濾波
        6.2.3 時(shí)刻鑒別
    6.3 本章小結(jié)
第七章 總結(jié)與展望
參考文獻(xiàn)
致謝
在學(xué)期間發(fā)表的學(xué)術(shù)論文及取得的研究成果



本文編號(hào)：3999253