SoC的驗證對于發(fā)現(xiàn)芯片設(shè)計中的錯誤,提高芯片流片的成功率有著至關(guān)重要的作用。隨著SoC芯片的功能日益復(fù)雜,在SoC設(shè)計過程中對驗證的要求也越來越高。要實現(xiàn)一次流片成功的目標(biāo),僅僅使用軟件仿真還是不能做到,必須采用多種驗證手段相結(jié)合的方式。本論文以教研室自研芯片MC(Mode-Changeable)-SoC為研究對象,對SoC設(shè)計過程中功能驗證方法進(jìn)行研究,具體包括以下工作內(nèi)容:1.對目前業(yè)界廣泛使用的功能驗證方法進(jìn)行研究,提出制定MC-SoC芯片的總體驗證方案。在完成系統(tǒng)集成的工作之后,搭建動態(tài)功能驗證平臺,在系統(tǒng)層面對各模塊進(jìn)行功能仿真,這樣做可以保證每個模塊都正常工作。為了提高整個驗證平臺的工作效率,大量地使用了各種腳本語言使得該驗證平臺更加自動化。2.對MC-SoC設(shè)計進(jìn)行形式驗證和靜態(tài)時序分析,設(shè)計的邏輯功能通過形式驗證來確保,設(shè)計的時序則通過靜態(tài)時序分析來確保,只有當(dāng)二者全部滿足時芯片才可以正常工作。3.對MC-SoC設(shè)計進(jìn)行版圖原理圖一致性檢查和設(shè)計規(guī)則檢查,其中設(shè)計規(guī)則檢查為了確保版圖數(shù)據(jù)滿足代工廠對物理規(guī)則的要求,確保了芯片制造過程中的正確性,版圖原理圖一致性檢查可以...

【文章頁數(shù)】：72 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 選題背景
    1.2 國內(nèi)外研究現(xiàn)狀
    1.3 研究意義和論文結(jié)構(gòu)
第二章 通用SoC驗證方法概述
    2.1 動態(tài)仿真技術(shù)
    2.2 靜態(tài)驗證技術(shù)
        2.2.1 形式驗證技術(shù)
        2.2.2 靜態(tài)時序分析
    2.3 物理驗證
        2.3.1 版圖原理圖一致性比較
        2.3.2 設(shè)計規(guī)則檢查
    2.4 FPGA原型驗證
    2.5 本章小結(jié)
第三章 MC-SoC架構(gòu)設(shè)計及驗證方案
    3.1 MC-SoC系統(tǒng)硬件架構(gòu)的設(shè)計
    3.2 MC-SoC系統(tǒng)的地址映射
    3.3 MC-SoC系統(tǒng)時鐘復(fù)位模塊的設(shè)計
    3.4 MC-SoC系統(tǒng)的驗證方案
    3.5 本章小結(jié)
第四章 MC-SoC系統(tǒng)的動態(tài)仿真驗證
    4.1 仿真驗證平臺的設(shè)計
        4.1.1 仿真驗證平臺的結(jié)構(gòu)框架
        4.1.2 仿真驗證的基本流程
    4.2 模塊的動態(tài)驗證
        4.2.1 SRAM控制器模塊
        4.2.2 GPIO模塊
    4.3 本章小結(jié)
第五章 MC-SoC系統(tǒng)的靜態(tài)驗證
    5.1 MC-SoC系統(tǒng)的形式驗證
        5.1.1 形式驗證的基本原理
        5.1.2 形式驗證過程
        5.1.3 形式驗證的結(jié)果分析
    5.2 MC-SoC系統(tǒng)的靜態(tài)時序分析
        5.2.1 靜態(tài)時序分析的基本原理
        5.2.2 靜態(tài)時序分析的過程及結(jié)果
        5.2.3 靜態(tài)時序分析的驗證覆蓋率
    5.3 本章小結(jié)
第六章 MC-SoC系統(tǒng)的物理驗證
    6.1 MC-SoC系統(tǒng)的版圖原理圖一致性檢查
        6.1.1 版圖原理圖一致性檢查的基本原理
        6.1.2 版圖原理圖一致性檢查的過程及結(jié)果分析
    6.2 MC-SoC系統(tǒng)的設(shè)計規(guī)則檢查
        6.2.1 設(shè)計規(guī)則檢查的基本原理
        6.2.2 設(shè)計規(guī)則檢查的過程及結(jié)果分析
    6.3 本章小結(jié)
第七章 MC-SoC系統(tǒng)的FPGA原型驗證
    7.1 FPGA原型驗證平臺的搭建
        7.1.1 ASIC設(shè)計到FPGA設(shè)計的轉(zhuǎn)換
        7.1.2 硬件部分的設(shè)計
        7.1.3 軟件部分的設(shè)計
    7.2 模塊的FPGA原型驗證
        7.2.1 UART模塊
        7.2.2 I²C模塊
    7.3 本章小結(jié)
第八章 總結(jié)
    8.1 工作總結(jié)
    8.2 不足與展望
致謝
參考文獻(xiàn)
攻讀碩士學(xué)位期間取得的成果



本文編號：3980175