針對類腦計算系統(tǒng)中NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器運行速度慢和功耗高的問題,設(shè)計一種基于現(xiàn)場可編程邏輯門陣列(FPGA)集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器。在改進NEST仿真器結(jié)構(gòu)的基礎(chǔ)上,提出漏電流整合放電神經(jīng)元計算模塊的流水線并行架構(gòu),實現(xiàn)支持雙核雙線程和多節(jié)點多進程的FPGA集群設(shè)計。在皮質(zhì)層視覺仿真模型上的實驗結(jié)果表明,與基于Xeon E5-2620和ARM A9平臺的NEST仿真器相比,基于FPGA集群的NEST仿真器計算能效和速度分別提升43.93倍、23.54倍和12.36倍、208倍,能為大規(guī)模類腦計算系統(tǒng)實現(xiàn)提供技術(shù)支持。

【文章頁數(shù)】：9 頁

【部分圖文】：

NEST仿真器中的計算模式包含時間驅(qū)動型和事件驅(qū)動型,其神經(jīng)元計算模式采用時間驅(qū)動型,即每一個仿真時間步長都會進行神經(jīng)元計算,突觸計算模式采用事件驅(qū)動型,即只有產(chǎn)生脈沖才會進行權(quán)重更新。除此之外,NEST仿真器中還存在最小延遲機制(如圖1所示),其基本原理是在每個最小延遲內(nèi),神經(jīng)....

LIF神經(jīng)元計算模塊采用流水線設(shè)計來提高吞吐率,如圖2所示,由神經(jīng)元輸入緩沖經(jīng)過一系列乘加運算得到當前的神經(jīng)元膜電位,如果膜電位大于閾值則會輸出結(jié)果到神經(jīng)元輸出緩沖,輸出的脈沖攜帶神經(jīng)元ID,將發(fā)出脈沖的神經(jīng)元ID存儲到共享內(nèi)存,并按照輸出順序排列在一段連續(xù)的內(nèi)存空間中,設(shè)置結(jié)束....

神經(jīng)元流水線結(jié)構(gòu)如圖3所示,包括數(shù)據(jù)讀取R、神經(jīng)元計算C、數(shù)據(jù)寫回W3個模塊。整個流水線時延計算公式如式(6)所示:

LIF神經(jīng)元硬件架構(gòu)的數(shù)據(jù)流和控制流設(shè)計如圖4所示。NEST仿真器運行在ARM核,通過AXI-LITE控制LIF_NEURON神經(jīng)元計算模塊,并將神經(jīng)元總數(shù)量通過寄存器輸出到LIF_NEURON硬件模塊。AXI-STREAM協(xié)議由4個DMA控制器實現(xiàn),通過AXI-STREAM將神....

本文編號：3966495