采樣保持電路(Sample and Hold Circuits,S/H)是模數(shù)轉(zhuǎn)換電路(Analog to Digital Converter,ADC)、信號讀出電路等模擬電路中的關(guān)鍵模塊,其性能特性直接影響整個系統(tǒng)的性能特性,對高速高精度采樣保持電路的研究具有重要意義。本文基于SMIC 0.18μm CMOS工藝設(shè)計了一種高速高精度采樣保持電路,主要工作包括以下幾個方面:首先,在分析采樣保持電路原理的基礎(chǔ)上,介紹了不同結(jié)構(gòu)的采樣保持電路以及其性能指標(biāo)。討論采樣時鐘、采樣開關(guān)、運(yùn)算放大器等子電路的非理想效應(yīng)對采樣誤差的影響,并作為電路設(shè)計的理論基礎(chǔ)。其次,基于SMIC 0.18μm CMOS工藝,采用V_EB線性化與分段線性補(bǔ)償技術(shù)設(shè)計了一種為采樣保持電路提供精確參考電壓的高精度帶隙基準(zhǔn)電壓源電路。仿真結(jié)果表明,在-40℃至125℃的溫度范圍內(nèi),帶隙基準(zhǔn)電壓源獲得0.47ppm/℃溫度系數(shù)以及低頻處約為-60dB的電源抑制。第三,結(jié)合采樣保持電路對運(yùn)算放大器的增益、帶寬、壓擺率等性能的要求,分析對比不同類型的運(yùn)算放大器的性能特點,并采用增益自舉(Gain Boost...

【文章頁數(shù)】：97 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
注釋表
第1章 緒論
    1.1 研究背景及意義
    1.2 國內(nèi)外研究現(xiàn)狀
    1.3 主要研究內(nèi)容與目標(biāo)
    1.4 論文組織架構(gòu)
第2章 采樣保持電路概述
    2.1 采樣定理
    2.2 采樣保持電路的基本原理
    2.3 采樣保持電路的分類
        2.3.1 并聯(lián)采樣與串聯(lián)采樣
        2.3.2 采樣保持電路的典型拓?fù)浣Y(jié)構(gòu)
    2.4 采樣保持電路的性能指標(biāo)
        2.4.1 采樣保持電路的頻域特性參數(shù)
        2.4.2 采樣保持電路的時域特性參數(shù)
    2.5 采樣保持電路的誤差來源
        2.5.1 控制時鐘的抖動
        2.5.2 與采樣開關(guān)相關(guān)的誤差
        2.5.3 與運(yùn)算放大器相關(guān)的誤差
    2.6 本章小結(jié)
第3章 應(yīng)用于采樣保持電路的帶隙基準(zhǔn)電壓源設(shè)計
    3.1 帶隙基準(zhǔn)電壓源的基本原理與性能參數(shù)
        3.1.1 帶隙基準(zhǔn)電壓源的基本原理
        3.1.2 帶隙基準(zhǔn)電壓源的性能參數(shù)
    3.2 一階帶隙基準(zhǔn)電壓源
        3.2.1 一階帶隙基準(zhǔn)電壓源的基本原理
        3.2.2 一階帶隙基準(zhǔn)電壓源的設(shè)計
    3.3 高階帶隙基準(zhǔn)電壓源
        3.3.1 常用的高階溫度補(bǔ)償方法
        3.3.2 高階補(bǔ)償帶隙基準(zhǔn)電壓源的設(shè)計
    3.4 本章小結(jié)
第4章 應(yīng)用于采樣保持電路的運(yùn)算放大器設(shè)計
    4.1 運(yùn)算放大器的分類與對比
        4.1.1 套筒式共源共柵運(yùn)算放大器
        4.1.2 折疊式共源共柵運(yùn)算放大器
        4.1.3 兩級運(yùn)算放大器
        4.1.4 增益自舉運(yùn)算放大器
        4.1.5 不同結(jié)構(gòu)的運(yùn)算放大器的性能對比
    4.2 采樣保持電路運(yùn)算放大器性能指標(biāo)的確定
    4.3 采樣保持電路運(yùn)算放大器的設(shè)計
        4.3.1 偏置電路
        4.3.2 共模反饋電路
        4.3.3 增益自舉運(yùn)算放大器的設(shè)計
    4.4 本章小結(jié)
第5章 采樣保持電路的仿真驗證
    5.1 采樣開關(guān)的設(shè)計
        5.1.1 柵壓自舉開關(guān)的設(shè)計
        5.1.2 CMOS開關(guān)的設(shè)計
    5.2 采樣電容的分析
    5.3 控制時鐘產(chǎn)生電路的設(shè)計
    5.4 采樣保持電路的仿真結(jié)果
    5.5 本章小結(jié)
第6章 總結(jié)與展望
    6.1 主要工作內(nèi)容總結(jié)
    6.2 工作展望
參考文獻(xiàn)
致謝
攻讀碩士學(xué)位期間從事的科研工作及取得的成果



本文編號：3965977