近年來,深度學(xué)習(xí)的概念被提出并被廣泛應(yīng)用于諸多領(lǐng)域。目前深度學(xué)習(xí)仍處于發(fā)展衍化階段,涉及到的神經(jīng)網(wǎng)絡(luò)具有規(guī)模大、結(jié)構(gòu)復(fù)雜多變等特點,需要一種資源豐富、靈活性強的硬件平臺來實現(xiàn)深度學(xué)習(xí)算法。本課題提出并研究了一種基于CPU與多FPGA架構(gòu)的深度學(xué)習(xí)異構(gòu)計算平臺,通過在異構(gòu)計算平臺中引入多塊FPGA開發(fā)板輔助計算來解決單個FPGA計算系統(tǒng)資源不足的缺陷,以實現(xiàn)大規(guī)模的深度學(xué)習(xí)算法。本文給出了該異構(gòu)計算平臺的整體架構(gòu),對平臺設(shè)計中所用到的關(guān)鍵技術(shù)進(jìn)行了介紹,并通過基于該平臺實現(xiàn)一個用于音頻事件檢測的深度學(xué)習(xí)算法來對平臺的性能進(jìn)行測試。通過對基于CPU與多FPGA架構(gòu)的深度學(xué)習(xí)異構(gòu)計算平臺的數(shù)據(jù)流和工作過程進(jìn)行整體分析,本文提出了該平臺的整體架構(gòu)。按照自頂向下的順序依次對平臺中CPU子系統(tǒng)、總線通信子系統(tǒng)和FPGA子系統(tǒng)進(jìn)行了設(shè)計。其中CPU子系統(tǒng)用于數(shù)據(jù)流傳輸控制,FPGA子系統(tǒng)使用一個通用架構(gòu)來實現(xiàn)深度學(xué)習(xí)算法的核心計算,這兩個子系統(tǒng)之間通過總線通信子系統(tǒng)進(jìn)行連接。由于本文所提出的異構(gòu)計算平臺可以根據(jù)需求使用不同數(shù)量的FPGA開發(fā)板,故該平臺具有計算力強、靈活性高的特點。FPGA作為本課題...

【文章頁數(shù)】：93 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 研究背景及意義
    1.2 國內(nèi)外研究現(xiàn)狀
    1.3 論文主要研究內(nèi)容
    1.4 論文組織結(jié)構(gòu)
第二章 相關(guān)技術(shù)背景
    2.1 異構(gòu)計算技術(shù)
    2.2 流水線技術(shù)
    2.3 數(shù)據(jù)緩存技術(shù)
    2.4 參數(shù)存儲技術(shù)
    2.5 數(shù)據(jù)預(yù)取技術(shù)
    2.6 本章小結(jié)
第三章 深度學(xué)習(xí)異構(gòu)計算平臺整體架構(gòu)
    3.1 深度學(xué)習(xí)異構(gòu)計算平臺結(jié)構(gòu)組成
        3.1.1 平臺數(shù)據(jù)流分析
        3.1.2 平臺整體設(shè)計
        3.1.3 平臺工作流程
    3.2 深度學(xué)習(xí)異構(gòu)計算平臺CPU子系統(tǒng)設(shè)計
        3.2.1 CPU子系統(tǒng)功能概述
        3.2.2 CPU子系統(tǒng)驅(qū)動程序設(shè)計
        3.2.3 CPU子系統(tǒng)多線程設(shè)計
    3.3 深度學(xué)習(xí)異構(gòu)計算平臺通信總線設(shè)計
        3.3.1 PCIe總線功能概述
        3.3.2 CPU與FPGA總線互聯(lián)設(shè)計
    3.4 深度學(xué)習(xí)異構(gòu)計算平臺多FPGA子系統(tǒng)設(shè)計
        3.4.1 多FPGA子系統(tǒng)功能概述
        3.4.2 多FPGA子系統(tǒng)通用架構(gòu)設(shè)計
    3.5 本章小結(jié)
第四章 深度學(xué)習(xí)異構(gòu)計算平臺FPGA子系統(tǒng)設(shè)計
    4.1 FPGA子系統(tǒng)數(shù)據(jù)流整體分析
    4.2 多層次流水線結(jié)構(gòu)設(shè)計
        4.2.1 深度學(xué)習(xí)算法層間流水線設(shè)計
        4.2.3 計算模塊乘加運算流水線設(shè)計
    4.3 DDR3 SDRAM數(shù)據(jù)調(diào)度分配設(shè)計
        4.3.1 DDR3 SDRAM數(shù)據(jù)調(diào)度分配設(shè)計需求分析
        4.3.2 DDR3 SDRAM數(shù)據(jù)調(diào)度分配模塊設(shè)計
        4.3.3 DDR3 SDRAM數(shù)據(jù)調(diào)度分配模塊測試
    4.4 數(shù)據(jù)通信傳輸優(yōu)化
        4.4.1 數(shù)據(jù)通信傳輸設(shè)計需求分析
        4.4.2 數(shù)據(jù)通信傳輸模塊設(shè)計
        4.4.3 數(shù)據(jù)通信傳輸模塊測試
    4.5 本章小結(jié)
第五章 深度學(xué)習(xí)異構(gòu)計算平臺實驗驗證與性能分析
    5.1 實驗平臺與開發(fā)環(huán)境
        5.1.1 實驗平臺
        5.1.2 開發(fā)環(huán)境
    5.2 音頻事件檢測全連接神經(jīng)網(wǎng)絡(luò)的實現(xiàn)
        5.2.1 音頻事件檢測全連接神經(jīng)網(wǎng)絡(luò)模型介紹
        5.2.2 音頻事件檢測全連接神經(jīng)網(wǎng)絡(luò)硬件實現(xiàn)架構(gòu)
    5.3 實驗結(jié)果與性能分析
        5.3.1 平臺計算時間測試與分析
        5.3.2 實現(xiàn)平臺功耗測試與分析
        5.3.3 實現(xiàn)平臺資源消耗測試與分析
    5.4 本章小結(jié)
第六章 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望
參考文獻(xiàn)
致謝
攻讀學(xué)位期間取得的研究成果



本文編號：3949015