提出了一種新型低功耗、高穩(wěn)態(tài)電平位移電路。該電路能將5 V輸入電壓轉(zhuǎn)換為10 V輸出電壓,在電路的初態(tài)和電平轉(zhuǎn)換過程中均保持高穩(wěn)態(tài)。采用瞬態(tài)增強(qiáng)結(jié)構(gòu),能加速電平信號之間的轉(zhuǎn)換,有效地減小了傳輸延遲,提高了電路穩(wěn)定性。瞬態(tài)增強(qiáng)結(jié)構(gòu)在穩(wěn)定狀態(tài)時(shí)不發(fā)揮作用,減小了靜態(tài)功耗,獲得了低功耗�；跇�(biāo)準(zhǔn)0.35μm BCD工藝和多5 V LDMOS耐壓器件,對該電平位移電路在5 MHz頻率下進(jìn)行驗(yàn)證。結(jié)果表明,動態(tài)功耗僅為24.8μA,上升沿響應(yīng)速度僅為12.7 ns,下降沿響應(yīng)速度僅為22.8 ns。該電路具有可靠性高、功耗低的優(yōu)點(diǎn)。

【文章頁數(shù)】：6 頁

【部分圖文】：

圖1基于交叉耦合的電平位移電路

當(dāng)輸入信號Vin為VDDL時(shí),MN1管開啟,MN2管關(guān)斷,MN1管對A點(diǎn)進(jìn)行放電,逐漸開啟MP2管,對B點(diǎn)進(jìn)行充電,直至VDDH。在這個過程中,MP1管關(guān)斷。當(dāng)輸入信號Vin為0時(shí),進(jìn)行與上述相反的操作。當(dāng)從VDDL轉(zhuǎn)換到VDDH時(shí),隨著VDDL的減小,電路的下拉能力變?nèi)?整體轉(zhuǎn)....

圖2基于電流鏡的電平位移電路

基于電流鏡的電平位移電路如圖2所示。采用很低的輸入電平VDDL,能夠?qū)崿F(xiàn)快速的電平轉(zhuǎn)換,該結(jié)構(gòu)的優(yōu)點(diǎn)是低的競爭性,上拉結(jié)構(gòu)與下拉結(jié)構(gòu)工作幾乎沒有重疊。缺點(diǎn)是,當(dāng)輸入的電平為VDDL時(shí),通過MP1與MN1的電流較大,且維持時(shí)間較長,導(dǎo)致靜態(tài)功耗增加[8]。為了降低靜態(tài)功耗,可加一個....

圖3新型電平位移電路

新型的電平位移電路如圖3所示。該新結(jié)構(gòu)引入了瞬態(tài)增強(qiáng)結(jié)構(gòu),即MP3與MP4管、MP5與MP6管構(gòu)成的兩個瞬態(tài)增強(qiáng)結(jié)構(gòu)。在電平跳變時(shí),電路可實(shí)現(xiàn)快速轉(zhuǎn)換,并在穩(wěn)定后退出,實(shí)現(xiàn)了低功耗。MP1與MP2構(gòu)成正反饋結(jié)構(gòu),加速電平的轉(zhuǎn)換,實(shí)現(xiàn)快速響應(yīng)。該電平位移電路能夠快速、穩(wěn)定地將0～V....

圖4Vin從0跳變?yōu)閂DDL的邏輯示意圖

Iq=I1+2I2(1)當(dāng)VDDH-|VTHP|≤Vout1<VDDH時(shí),MN6管仍處于開啟狀態(tài),MN2管電流出現(xiàn)下降趨勢,直至消失。MN4管則逐漸開啟,電流出現(xiàn)上升趨勢,直至穩(wěn)定,使MN6、MP6管通過的電流增加為MN4和I2上的電流。這一支路的電流通過MP5、MP....

本文編號：3928299