發(fā)布時(shí)間：2024-02-19 13:51

　　隨著現(xiàn)在軍用雷達(dá)、寬帶大容量信息系統(tǒng)等行業(yè)的迅猛發(fā)展,對(duì)于信號(hào)源系統(tǒng)的性能指標(biāo)也提出了越來(lái)越高的要求。寬頻帶、低雜散、低相位噪聲、捷變頻和易控制等性能特點(diǎn)逐漸成為了信號(hào)源系統(tǒng)的研究趨勢(shì)。本文采用直接數(shù)字頻率合成(DDS)技術(shù)結(jié)合鎖相環(huán)(PLL)技術(shù),通過采用低附加相噪的鑒相器芯片,并優(yōu)化分頻比配置等技術(shù)途徑,研制成功了一款輸出頻率為16.5²5.0GHz的低相噪、低雜散、高頻率分辨率的高性能掃頻信號(hào)源。本文的主要研究?jī)?nèi)容有:(1)闡述了寬帶掃頻信號(hào)源的主要頻率合成技術(shù)方案,從原理上對(duì)直接頻率合成、DDS頻率合成、PLL頻率合成和DDS結(jié)合PLL頻率合成等多種技術(shù)的優(yōu)勢(shì)和不足進(jìn)行了分析比較。根據(jù)所要求的寬頻帶、低雜散、低相位噪聲、快速掃頻等性能要求,利用DDS輸出信號(hào)的高頻率分辨率與PLL在抑制雜散方面的優(yōu)勢(shì),確定了DDS結(jié)合高性能PLL的技術(shù)方案。結(jié)合本次寬帶信號(hào)源的具體指標(biāo),提出了詳細(xì)的設(shè)計(jì)方案,并且對(duì)于關(guān)鍵指標(biāo)進(jìn)行了仿真分析。(2)解決了DDS頻率合成器研制中高次倍頻鏈方案設(shè)計(jì)、DDS芯片外圍電路設(shè)計(jì)、寄存器配置等設(shè)計(jì)技術(shù),完成了射頻電路和控制電路設(shè)計(jì)�？紤]到...

【文章頁(yè)數(shù)】：89 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖2-4三階無(wú)源環(huán)路濾波器

波器根據(jù)有無(wú)運(yùn)算放大器芯片分為兩種形式：有源環(huán)路濾波器和無(wú)源相環(huán)設(shè)計(jì)中選擇環(huán)路濾波器類型的基本原則是：當(dāng)壓控振蕩器所需要鑒相器的輸出電壓大的時(shí)候，選擇有源環(huán)路濾波器的電路形式。反之濾波器的電路形式。無(wú)源濾波器和有源濾波器的電路結(jié)構(gòu)分別如圖2

圖2-5有源環(huán)路濾波器在鎖相環(huán)的設(shè)計(jì)中，不僅要選擇合適的環(huán)路濾波器形式，還要選擇合適的環(huán)路帶寬

圖3-2DDS輸出在3.5GHz工作頻率下的絕對(duì)相位噪聲曲線

度和相位噪聲大小有著較大的影響。種形式的參考時(shí)鐘可以選擇：第一種是內(nèi)部集成14芯片為例，其內(nèi)部PLL產(chǎn)生的時(shí)鐘信號(hào)頻率只是外部輸入的參考時(shí)鐘信號(hào)，最大頻率可達(dá)3.5GH為外部輸入3.5GHz時(shí)鐘參考信號(hào)和內(nèi)部PLL模輸出信號(hào)相位噪聲示意圖。

圖3-5AD9914芯片內(nèi)部斜坡發(fā)生器模塊示意圖

需要產(chǎn)生掃頻信號(hào)，因而選用數(shù)字斜坡工作參數(shù)由數(shù)字斜坡發(fā)生器（DRG）直接提供就可以控制數(shù)字斜坡的上下限頻率值，斜存器寫入方式：串行I/O口和并行I/O口寫行I/O口寫入更為簡(jiǎn)單。串行I/O口通過入寄存器地址和寄存器數(shù)據(jù)就可以改變AI/O口或并行I/O口是由....

本文編號(hào)：3902793