集成電路在納米工藝下,負(fù)偏置溫度不穩(wěn)定性(Negative Bias Temperature Instability,NBTI)已經(jīng)成為了引起電路老化的主要因素。NBTI直接作用于PMOS管,會引起其閾值電壓(V_th)升高時(shí)延增加等多種電學(xué)特性退化,嚴(yán)重時(shí)可導(dǎo)致電路功能完全失效。多電壓設(shè)計(jì),是現(xiàn)代集成電路電路降低功耗的有效手段,其中必須在不同的電壓域之間要插入電平轉(zhuǎn)換電路(Level Shifter),來滿足不同電壓域間信號的傳遞,電平轉(zhuǎn)換電路若遭受嚴(yán)重的NBTI影響,會影響整個(gè)多電壓系統(tǒng)的性能。因此,本文針對兩種傳統(tǒng)的電平轉(zhuǎn)換電路結(jié)構(gòu)進(jìn)行NBTI老化分析,并做出改進(jìn)設(shè)計(jì),使其具有容忍老化的能力。本文針對交叉耦合結(jié)構(gòu)電平轉(zhuǎn)換電路(cross coupled level shifter,CCLS),進(jìn)行了研究。通過HSPICE仿真實(shí)驗(yàn),分析了NBTI老化對其性能的影響,并提出了改進(jìn)設(shè)計(jì)。由于電路結(jié)構(gòu)中,存在著交叉耦合的PMOS管和NMOS管,導(dǎo)致了電路在正常工作時(shí),如果上拉PMOS管和下拉NMOS管的能力不匹配,就會引起嚴(yán)重的競爭問題,使時(shí)延和功耗增加,而NBTI會...

【文章頁數(shù)】：62 頁

【學(xué)位級別】：碩士

【部分圖文】：

圖1.1集成電路芯片上的晶體管的增加[2]

如今大熱的互聯(lián)網(wǎng)產(chǎn)業(yè)也是以電子產(chǎn)業(yè)為基礎(chǔ)，其中集成電路更是目前業(yè)發(fā)展的基石。在二十世紀(jì)中旬，晶體管被人們發(fā)明然后人們把多個(gè)不同管集成在一個(gè)襯底上，成為了集成電路，隨后更是引發(fā)了半導(dǎo)體集成電路性發(fā)展。1947年晶體管在貝爾實(shí)驗(yàn)室被發(fā)明，這使當(dāng)時(shí)使用的又大性能又空管瞬間被替代，然后....

圖1.2英特爾芯片工藝尺寸發(fā)展圖

合肥工業(yè)大學(xué)碩士學(xué)位論文圖1.1所示，GordonMore在上個(gè)世紀(jì)六十年代提出的摩爾定律，知右這集成電路的發(fā)展，幾十年間集成電路的發(fā)展基本按照這一定律電路的發(fā)展，集成電路產(chǎn)業(yè)早已滲透人們生活的方方面面，大到航空艇，小到電子手表、收音機(jī)，都由集成電路支撐。如今英特爾、高導(dǎo)....

圖1.3電路老化浴盆曲線

合肥工業(yè)大學(xué)碩士學(xué)位論文且功耗也會發(fā)生變化，然后在整個(gè)電路中老化的晶體管性能衰退的累積作用下，整個(gè)電路會完全不能正常使用，輸入和輸出會完全紊亂[3]。雖然在電路的早夭期會有十分嚴(yán)重的失效率，但是由于這時(shí)候生產(chǎn)廠會有著嚴(yán)格的測試流程，不合格的產(chǎn)品會被直接淘汰，所以最終流通在市面上的....

圖1.4BTI效應(yīng)原理示意圖

這時(shí)PMOS管處于受壓狀態(tài)，PMOS管中柵級氧化層中在鍵受到電場力的作用被撕裂，這時(shí)候在界面處會形成一種帶有獲作用的區(qū)域，稱之為界面陷阱，形成界面態(tài)，導(dǎo)致PMOS管增加。當(dāng)PMOS管截止時(shí)候，這時(shí)柵極加上一個(gè)正電壓，這時(shí)電場力撕裂的Si-H鍵被部分結(jié)合起來，由....

本文編號：3892833