高速模數(shù)轉(zhuǎn)換器(ADC)被廣泛應(yīng)用于通信、測量等領(lǐng)域,在傳統(tǒng)通信系統(tǒng)中,快閃型ADC和流水線式ADC往往作為高速轉(zhuǎn)換器的首選方案。在先進(jìn)CMOS工藝下,模擬電路設(shè)計的主要挑戰(zhàn)是如何實現(xiàn)高線性、高速度和高動態(tài)范圍,以及降低電源電壓和功耗�；陔娐窋�(shù)字化的特征,逐次逼近寄存器型(SAR)ADC成為一種極具競爭力的產(chǎn)品,在高速模數(shù)轉(zhuǎn)換領(lǐng)域展現(xiàn)出了優(yōu)越性。得益于工藝進(jìn)步,單通道SAR ADC可以實現(xiàn)GHz水平的采樣率。而將SAR ADC作為子通道的時間交織ADC可以到達(dá)幾十GHz采樣率,成為超高速轉(zhuǎn)換領(lǐng)域的優(yōu)選方案。提高單通道SAR ADC的采樣率、面積效率以及能效比,不僅可以提高整個時間交織系統(tǒng)的性能,而且可以通過減少通道數(shù)量從而減少校準(zhǔn)工作量以及系統(tǒng)成本。本文對SAR ADC以及兩步式ADC的結(jié)構(gòu)做了具體研究,傳統(tǒng)SAR ADC受限于單級結(jié)構(gòu)特點(diǎn),提高采樣率已遇到瓶頸。本文設(shè)計了兩款高速低功耗兩步式SAR ADC,運(yùn)用無源傳遞殘差電壓技術(shù),縮短級間電壓傳遞時間。在第一款10位1GS/s SAR ADC中,應(yīng)用電荷分壓技術(shù)為第二級DAC提供參考電壓,很大程度上減小了第二級電容并提高整體速度。...

【文章頁數(shù)】：75 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 研究背景
    1.2 高速ADC研究現(xiàn)狀
    1.3 主要工作和結(jié)構(gòu)安排
第二章 模數(shù)轉(zhuǎn)換器概述
    2.1 模數(shù)轉(zhuǎn)換器結(jié)構(gòu)
        2.1.1 快閃型ADC
        2.1.2 折疊內(nèi)插型ADC
        2.1.3 兩步式ADC
        2.1.4 流水線型ADC
        2.1.5 ∑-Δ型 ADC
        2.1.6 逐次逼近寄存器型ADC
        2.1.7 時間交織技ADC
    2.2 ADC主要性能指標(biāo)
    2.3 高速SAR ADC關(guān)鍵技術(shù)
        2.3.1 采樣開關(guān)
        2.3.2 電容陣列
        2.3.3 比較器
        2.3.4 數(shù)字邏輯
        2.3.5 改進(jìn)結(jié)構(gòu)
    2.4 本章小結(jié)
第三章 一款10 位高速無源傳遞兩步式SAR ADC的設(shè)計實現(xiàn)
    3.1 基于無源傳遞技術(shù)的SAR ADC的基本架構(gòu)
    3.2 工作時序及關(guān)鍵模塊設(shè)計
        3.2.1 工作時序
        3.2.2 采樣開關(guān)
        3.2.3 電容陣列
        3.2.4 參考源電壓生成電路
        3.2.5 比較器
        3.2.6 SAR邏輯
    3.3 電路仿真結(jié)果分析
    3.4 本章小結(jié)
第四章 一款基于四輸入比較器的無源傳遞兩步式SAR ADC的設(shè)計與實現(xiàn)
    4.1 基于四輸入比較器的無源傳遞兩步式SAR ADC的基本架構(gòu)
    4.2 關(guān)鍵技術(shù)設(shè)計
        4.2.1 四輸入比較器
        4.2.2 增益校準(zhǔn)模塊
    4.3 各模塊版圖設(shè)計及整體布局
        4.3.1 電容陣列
        4.3.2 比較器
        4.3.3 整體版圖
    4.4 仿真結(jié)果分析
    4.5 本章小結(jié)
第五章 總結(jié)與展望
    5.1 總結(jié)
    5.2 展望
致謝
參考文獻(xiàn)
攻讀碩士學(xué)位期間取得的成果



本文編號：3874267