傳統(tǒng)的集成電路將組成電路的各種元件布置在同一個(gè)基底上,通過金屬互連線傳輸信號(hào)。隨著科技的發(fā)展,基底上的電路元件密度越來越大,導(dǎo)致了集成電路互連布置復(fù)雜,功耗提高等問題,嚴(yán)重制約了集成電路的發(fā)展。為了提高集成電路的集成度和性能,業(yè)界將目光放在了三維集成電路技術(shù)上。通過使用硅通孔作為相鄰層芯片間的信號(hào)傳輸通道,三維集成電路具有成倍提高集成度,減少互連線長(zhǎng)度,降低信號(hào)時(shí)延,減小電路功耗,并可以集成異構(gòu)芯片等優(yōu)點(diǎn)。然而,由于硅通孔的制造工藝還不是特別完善,不可避免地會(huì)在制造過程中發(fā)生故障,從而造成整個(gè)三維芯片的失效。因此,為了提高三維芯片的良品率,必須對(duì)硅通孔進(jìn)行容錯(cuò)設(shè)計(jì)。本文針對(duì)硅通孔容錯(cuò)設(shè)計(jì)的研究工作如下:1.針對(duì)硅通孔故障,本文提出了一種新的基于對(duì)角線冗余的硅通孔修復(fù)方案。所提方案將冗余硅通孔布置在硅通孔塊的對(duì)角線中,將整個(gè)硅通孔塊劃分成兩個(gè)不相交的子塊,使用基于最大流算法的冗余修復(fù)算法來確定故障的修復(fù)路徑。實(shí)驗(yàn)結(jié)果表明,相比基于路由的修復(fù)方案,本文提出的基于對(duì)角線冗余的硅通孔修復(fù)方案,芯片修復(fù)率可以達(dá)到98.38%至98.96%,方案造成的面積開銷降低了 70%左右。2.針對(duì)硅通孔不均...

【文章頁數(shù)】：63 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
致謝
摘要
ABSTRACT
第一章 緒論
    1.1 研究背景
    1.2 研究意義
    1.3 國(guó)內(nèi)外研究現(xiàn)狀
    1.4 本文內(nèi)容概述
第二章 三維集成電路
    2.1 三維集成電路發(fā)展背景
    2.2 三維集成電路制造流程
    2.3 三維集成電路堆疊方式
    2.4 三維集成電路的良品率損失
    2.5 三維集成電路的優(yōu)點(diǎn)與挑戰(zhàn)
    2.6 TSVs概述
        2.6.1 TSVs制造流程
        2.6.2 TSVs故障
        2.6.3 TSVs故障分布的聚類效應(yīng)
        2.6.4 TSVs容錯(cuò)現(xiàn)狀及成果
    2.7 本章小結(jié)
第三章 基于對(duì)角線冗余的TSVs修復(fù)方案
    3.1 背景知識(shí)
    3.2 基于對(duì)角線冗余的TSVs修復(fù)結(jié)構(gòu)
    3.3 TSVs冗余修復(fù)算法
    3.4 實(shí)驗(yàn)結(jié)果與分析
        3.4.1 修復(fù)率分析
        3.4.2 面積開銷分析
    3.5 本章小結(jié)
第四章 基于信號(hào)時(shí)延的TSVs容錯(cuò)方案
    4.1 背景知識(shí)
        4.1.1 TSVs布局方式
        4.1.2 信號(hào)時(shí)延
    4.2 基于信號(hào)時(shí)延的容錯(cuò)方案
    4.3 實(shí)驗(yàn)結(jié)果與分析
        4.3.1 硬件開銷
        4.3.2 信號(hào)時(shí)延
    4.4 本章小結(jié)
第五章 總結(jié)與展望
    5.1 總結(jié)
    5.2 展望
參考文獻(xiàn)
攻讀碩士學(xué)位期間的學(xué)術(shù)活動(dòng)及成果情況



本文編號(hào)：3868646