發(fā)布時(shí)間：2023-11-08 18:20

　　半導(dǎo)體行業(yè)經(jīng)歷了半個(gè)多世紀(jì)的飛速發(fā)展,模擬集成電路在其中扮演著不可或缺的角色,而運(yùn)算放大器是模擬集成電路的最重要的基本單元。近年來,隨著物聯(lián)網(wǎng)、5G通信、人工智能和便攜設(shè)備等信息產(chǎn)業(yè)的不斷發(fā)展,雷達(dá)射頻收發(fā)芯片作為連接外界的橋梁,它的重要性越發(fā)顯著。運(yùn)算放大器作為接收機(jī)中重要的一部分,需要放大檢測微弱回波信號,使得低噪聲、低失調(diào)運(yùn)算放大器的研究具有重要的現(xiàn)實(shí)意義�；诖搜芯勘尘�,論文重點(diǎn)分析了低閃爍噪聲、低失調(diào)電壓的CMOS運(yùn)算放大器設(shè)計(jì)方法。論文首先介紹了CMOS電路中的噪聲、失調(diào)理論基礎(chǔ),其次推導(dǎo)計(jì)算了放大器中各個(gè)基本電路中的噪聲、失調(diào)。然后在此基礎(chǔ)上論文重點(diǎn)詳細(xì)說明了運(yùn)算放大器的主體構(gòu)成電路和設(shè)計(jì)方法,偏置電路采用結(jié)構(gòu)簡單的與電源無關(guān)的電流基準(zhǔn)提供穩(wěn)定的電流,輸入級采用折疊共源共柵結(jié)構(gòu)來提供較大增益和較大輸出擺幅,輸出級采用CLASS A結(jié)構(gòu)穩(wěn)定輸出信號失真度低的信號,接著在主體運(yùn)放中進(jìn)行頻率補(bǔ)償和共模反饋來滿足相位裕度和共模抑制比要求,最后在設(shè)計(jì)運(yùn)放的基礎(chǔ)上進(jìn)行噪聲失調(diào)消除設(shè)計(jì),采用了斬波技術(shù)和自動(dòng)調(diào)零技術(shù)兩種方法來分別設(shè)計(jì)了兩款放大器。本論文設(shè)計(jì)的運(yùn)算放大器采用0.18um ...

【文章頁數(shù)】：84 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 選題的背景與意義
    1.2 運(yùn)算放大器的發(fā)展?fàn)顩r
    1.3 主要內(nèi)容和章節(jié)安排
第二章 低噪聲、低失調(diào)運(yùn)算放大器基礎(chǔ)
    2.1 運(yùn)算放大器的基本結(jié)構(gòu)
    2.2 運(yùn)算放大器的主要指標(biāo)
        2.2.1 直流特性指標(biāo)
        2.2.2 交流特性指標(biāo)
        2.2.3 瞬態(tài)特性指標(biāo)
    2.3 CMOS電路中的噪聲、失調(diào)
        2.3.1 噪聲的數(shù)學(xué)表達(dá)
        2.3.2 電路中的噪聲類型
        2.3.3 單級放大器的噪聲
        2.3.4 電路中的失調(diào)
    2.4 本章小結(jié)
第三章 低閃爍噪聲、低失調(diào)CMOS運(yùn)算放大器的設(shè)計(jì)
    3.1 偏置電路的設(shè)計(jì)
        3.1.1 電流基準(zhǔn)
        3.1.2 偏置電壓電路
    3.2 輸入級的設(shè)計(jì)
    3.3 輸出級的設(shè)計(jì)
    3.4 共模反饋的設(shè)計(jì)
    3.5 頻率補(bǔ)償設(shè)計(jì)
    3.6 噪聲、失調(diào)消除設(shè)計(jì)
        3.6.1 斬波放大器
        3.6.2 自動(dòng)調(diào)零放大器
    3.7 非交疊時(shí)鐘電路
    3.8 本章小結(jié)
第四章 運(yùn)算放大器的前仿真與分析
    4.1 運(yùn)算放大器前仿真概述
    4.2 關(guān)鍵指標(biāo)前仿真與結(jié)果分析
        4.2.1 幅頻特性與相頻特性
        4.2.2 輸出電壓范圍
        4.2.3 共模輸入范圍
        4.2.4 共模抑制比
        4.2.5 電源抑制比
        4.2.6 壓擺率
        4.2.7 等效輸入噪聲
        4.2.8 等效輸入失調(diào)電壓
        4.2.9 閉環(huán)帶寬與增益
        4.2.10 閉環(huán)瞬態(tài)
    4.3 本章小結(jié)
第五章 版圖設(shè)計(jì)與驗(yàn)證
    5.1 版圖設(shè)計(jì)基礎(chǔ)
        5.1.1 工藝技術(shù)
        5.1.2 失效機(jī)制
    5.2 版圖設(shè)計(jì)方法
    5.3 電路總體版圖
    5.4 規(guī)則檢查
        5.4.1 DRC
        5.4.2 LVS
    5.5 關(guān)鍵指標(biāo)后仿真驗(yàn)證
        5.5.1 幅頻特性與相頻特性后仿真
        5.5.2 輸出電壓范圍后仿真
        5.5.3 共模輸入范圍后仿真
        5.5.4 壓擺率后仿真
        5.5.5 等效輸入噪聲后仿真
        5.5.6 閉環(huán)帶寬與增益后仿真
        5.5.7 閉環(huán)瞬態(tài)后仿真
    5.6 測試結(jié)果
    5.7 本章小結(jié)
第六章 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望
致謝
參考文獻(xiàn)
攻讀碩士期間獲得的研究成果



本文編號：3861494