現(xiàn)代半導(dǎo)體芯片規(guī)模越來(lái)越大、設(shè)計(jì)越來(lái)越復(fù)雜,為了縮短開發(fā)周期、降低設(shè)計(jì)成本,芯片中往往會(huì)使用大量IP核。而這些IP核往往由第三方提供,其安全性無(wú)法保證,惡意廠商可能會(huì)在IP核中植入后門或硬件木馬,導(dǎo)致整個(gè)芯片和系統(tǒng)的信息安全受到嚴(yán)重威脅,因此需要可靠的驗(yàn)證手段來(lái)檢測(cè)第三方IP核的安全性。本文提出了一種基于形式化驗(yàn)證的屬性驗(yàn)證方法,用于第三方IP軟核RTL級(jí)信息流安全檢測(cè),結(jié)合IP核的安全需求對(duì)IP核的安全屬性進(jìn)行描述,制定符合形式化驗(yàn)證的規(guī)范描述方式,可以在不影響原電路正常功能的前提下,自動(dòng)的對(duì)IP核是否滿足安全屬性進(jìn)行檢測(cè)。本文對(duì)IP核安全路徑驗(yàn)證的基本理論進(jìn)行分析,介紹了IP核安全路徑驗(yàn)證所需的環(huán)境及方法。所提出的IP核代碼污跡標(biāo)記和追蹤方法通過(guò)寄存器級(jí)的污跡標(biāo)記位,可以更加直觀地觀測(cè)IP核中的信息流走向,從而分析出IP核中數(shù)量龐大而復(fù)雜的數(shù)據(jù)路徑,加上安全屬性的描述,以構(gòu)建良好的驗(yàn)證環(huán)境�，F(xiàn)有的可信度驗(yàn)證方法不能同時(shí)兼顧效率和準(zhǔn)確性的優(yōu)點(diǎn),在眾多的安全路徑中,有一些是安全需求不關(guān)注的,如果窮舉所有路徑進(jìn)行驗(yàn)證就會(huì)浪費(fèi)大量的時(shí)間和精力,本文詳細(xì)介紹了如何選取關(guān)鍵路徑并且切斷無(wú)關(guān)路徑...

【文章頁(yè)數(shù)】：60 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
1 緒論
    1.1 課題研究背景和意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
    1.3 本文的主要工作
    1.4 論文的組織結(jié)構(gòu)
2 IP核安全路徑驗(yàn)證原理
    2.1 安全屬性模型描述
    2.2 IP核代碼污跡標(biāo)記追蹤處理
    2.3 IP核安全路徑驗(yàn)證方法
    2.4 本章小結(jié)
3 IP核安全路徑驗(yàn)證的實(shí)現(xiàn)
    3.1 整體方案設(shè)計(jì)
    3.2 安全路徑選取與可組合證明的自動(dòng)化程序設(shè)計(jì)與實(shí)現(xiàn)
    3.3 本章小結(jié)
4 基于AES加密IP核的安全路徑驗(yàn)證測(cè)試
    4.1 帶木馬的AES加密IP核
    4.2 安全路徑驗(yàn)證
    4.3 本章小結(jié)
5 總結(jié)與展望
    5.1 總結(jié)
    5.2 展望
致謝
參考文獻(xiàn)
附錄1 攻讀碩士學(xué)位期間的科研工作及成果



本文編號(hào)：3855524