導電膠分層作為封裝失效問題,一直受到廣泛的關注�；贏NSYS平臺,對導電膠剝離應力仿真,用來評估導電膠在封裝和測試過程中分層風險,并進一步分析了頂部芯片、絕緣膠厚度以及導電膠厚度對導電膠分層的影響。結果表明:導電膠在可靠性測試階段125℃冷卻到室溫階段最容易發(fā)生導電膠分層失效。該款封裝中導電膠分層的原因是頂部疊層芯片結構引起的。通過對頂部芯片、絕緣膠的厚度進行設計,發(fā)現(xiàn)其厚度越薄導電膠的剝離應力越小,分層風險越小。導電膠的厚度在10μm時,膠體的粘附力最大,剝離應力最小,導電膠分層風險最小。

【文章頁數(shù)】：8 頁

【文章目錄】：
1 產(chǎn)品造型及材料的特性參數(shù)
2 導電膠分層失效行為分析
    2.1 剝離應力仿真
    2.2 導電膠失效階段分析
        2.2.1 芯片封裝過程中導電膠失效分析
        2.2.2 可靠性測試過程中導電膠失效分析
        2.2.3 導電膠最易失效階段分析
    2.3 導電膠加熱及冷卻剝離應力分析
    2.4 導電膠發(fā)生分層失效的原因探討
3 導電膠分層現(xiàn)象改善方案
    3.1 頂部芯片及絕緣膠結構設計
    3.2 導電膠厚度的設計
4 結論



本文編號：3837633