導(dǎo)電膠分層作為封裝失效問題,一直受到廣泛的關(guān)注�；贏NSYS平臺,對導(dǎo)電膠剝離應(yīng)力仿真,用來評估導(dǎo)電膠在封裝和測試過程中分層風(fēng)險,并進(jìn)一步分析了頂部芯片、絕緣膠厚度以及導(dǎo)電膠厚度對導(dǎo)電膠分層的影響。結(jié)果表明:導(dǎo)電膠在可靠性測試階段125℃冷卻到室溫階段最容易發(fā)生導(dǎo)電膠分層失效。該款封裝中導(dǎo)電膠分層的原因是頂部疊層芯片結(jié)構(gòu)引起的。通過對頂部芯片、絕緣膠的厚度進(jìn)行設(shè)計,發(fā)現(xiàn)其厚度越薄導(dǎo)電膠的剝離應(yīng)力越小,分層風(fēng)險越小。導(dǎo)電膠的厚度在10μm時,膠體的粘附力最大,剝離應(yīng)力最小,導(dǎo)電膠分層風(fēng)險最小。

【文章頁數(shù)】：8 頁

【文章目錄】：
1 產(chǎn)品造型及材料的特性參數(shù)
2 導(dǎo)電膠分層失效行為分析
    2.1 剝離應(yīng)力仿真
    2.2 導(dǎo)電膠失效階段分析
        2.2.1 芯片封裝過程中導(dǎo)電膠失效分析
        2.2.2 可靠性測試過程中導(dǎo)電膠失效分析
        2.2.3 導(dǎo)電膠最易失效階段分析
    2.3 導(dǎo)電膠加熱及冷卻剝離應(yīng)力分析
    2.4 導(dǎo)電膠發(fā)生分層失效的原因探討
3 導(dǎo)電膠分層現(xiàn)象改善方案
    3.1 頂部芯片及絕緣膠結(jié)構(gòu)設(shè)計
    3.2 導(dǎo)電膠厚度的設(shè)計
4 結(jié)論



本文編號：3837633