65nm CMOS工藝22Gb/s VCSEL驅動器電路設計
發(fā)布時間:2023-05-19 23:43
進入2l世紀以來,信息量的爆炸式增長對通信系統(tǒng)的傳輸速率提出了更高的要求。在短距離互連方面,目前有兩種技術,分別是電互連和光互連。其中,新興的光互連技術因其以光波為信息載體,相比于傳統(tǒng)的電互連,在高速互連上擁有極大的天然優(yōu)勢。而垂直腔面發(fā)射激光器(Vertical Cavity Surface Emitting Laser, VCSEL)的發(fā)展成熟進一步為光互連取代電互連掃除了價格上的障礙。本文所研究設計的VCSEL驅動器電路位于光互連通信系統(tǒng)發(fā)射機的末端,是發(fā)射機的核心模塊。電路基于TSMC的65nm GP CMOS工藝設計,采用電流驅動方案,使用預加重波形補償技術提升眼圖質量,整體由50Ω輸入級、限幅放大器、壓控延時線以及驅動級構成。輸入級完成阻抗匹配和直流電平加載;限幅放大器將輸入信號放大整形為主驅動信號;壓控延時線產生主驅動信號的延時信號:驅動級最終實現(xiàn)預加重波形補償并將補償后的電流輸出。為了實現(xiàn)較高精度的調制、偏置電流數(shù)控,驅動級被設計為相同結構、尺寸比l:2:4:8:16的5份,每份由對應的數(shù)控位控制開啟。電路的高速信號通路全部采用電流模邏輯結構以提高工作速度。最終電路的芯...
【文章頁數(shù)】:67 頁
【學位級別】:碩士
【文章目錄】:
摘要
Abstract
第1章 緒論
1.1 課題背景和意義
1.1.1 光互連技術簡介
1.1.2 VCSEL對光互連的重要意義
1.1.3 國內外發(fā)展現(xiàn)狀及發(fā)展動態(tài)
1.2 課題主要研究內容
1.3 論文的組織結構
1.4 本章小結
第2章 VCSEL驅動器基本理論
2.1 光纖數(shù)字通信系統(tǒng)的結構
2.2 光源
2.2.1 激光二極管
2.2.2 垂直腔面發(fā)射激光器
2.3 VCSEL驅動器設計需考慮的主要因素
2.3.1 眼圖
2.3.2 帶寬
2.3.3 輸出電流擺幅
2.3.4 抖動
2.3.5 功耗
2.4 本章小結
第3章 VCSEL驅動器電路設計指標和整體方案
3.1 設計指標
3.2 工藝特點
3.2.1 CMOS器件限制帶寬的因素
3.2.2 65nm CMOS工藝設計難點
3.2.3 工藝中的重要無源器件
3.3 整體設計方案
3.3.1 電流驅動
3.3.2 驅動器與光源的連接和VCSEL負載模型
3.3.3 鍵合線的影響
3.3.4 預加重波形補償技術提升眼圖質量
3.3.5 負載特性變化對預加重波形補償技術的影響
3.4 本章小結
第4章 VCSEL電流驅動器電路設計
4.1 電路整體結構
4.2 驅動級
4.2.1 驅動級整體結構
4.2.2 驅動級單元電路
4.2.3 電源的考慮
4.2.4 防止預加重時調制電流減小
4.2.5 帶“與”邏輯的電壓開關
4.2.6 驅動級輸入電容的確定
4.3 數(shù)字信號的緩沖和限幅放大器
4.3.1 整形原理
4.3.2 單元電路
4.3.3 緩沖和限幅放大器整體電路
4.3.4 限幅放大器和緩沖電路功能前仿真
4.4 壓控延時電路
4.4.1 差分對時延產生原理
4.4.2 電壓控制時延原理
4.4.3 單級延時電路
4.4.4 壓控延時線
4.4.5 壓控延時線電路功能前仿真
4.5 輸入級
4.6 VCSEL驅動器電路前仿真
4.6.1 靜態(tài)仿真結果
4.6.2 瞬態(tài)仿真結果
4.6.3 前仿真小結
4.7 本章小結
第5章 版圖設計與后仿
5.1 本次版圖設計需要考慮的因素
5.2 VCSEL驅動器電路版圖
5.3 VCSEL驅動器電路后仿真
5.3.1 瞬態(tài)仿真結果
5.3.2 后仿真小結
5.4 本章小結
第6章 總結與展望
參考文獻
致謝
攻讀碩士學位期間發(fā)表的論文
本文編號:3820118
【文章頁數(shù)】:67 頁
【學位級別】:碩士
【文章目錄】:
摘要
Abstract
第1章 緒論
1.1 課題背景和意義
1.1.1 光互連技術簡介
1.1.2 VCSEL對光互連的重要意義
1.1.3 國內外發(fā)展現(xiàn)狀及發(fā)展動態(tài)
1.2 課題主要研究內容
1.3 論文的組織結構
1.4 本章小結
第2章 VCSEL驅動器基本理論
2.1 光纖數(shù)字通信系統(tǒng)的結構
2.2 光源
2.2.1 激光二極管
2.2.2 垂直腔面發(fā)射激光器
2.3 VCSEL驅動器設計需考慮的主要因素
2.3.1 眼圖
2.3.2 帶寬
2.3.3 輸出電流擺幅
2.3.4 抖動
2.3.5 功耗
2.4 本章小結
第3章 VCSEL驅動器電路設計指標和整體方案
3.1 設計指標
3.2 工藝特點
3.2.1 CMOS器件限制帶寬的因素
3.2.2 65nm CMOS工藝設計難點
3.2.3 工藝中的重要無源器件
3.3 整體設計方案
3.3.1 電流驅動
3.3.2 驅動器與光源的連接和VCSEL負載模型
3.3.3 鍵合線的影響
3.3.4 預加重波形補償技術提升眼圖質量
3.3.5 負載特性變化對預加重波形補償技術的影響
3.4 本章小結
第4章 VCSEL電流驅動器電路設計
4.1 電路整體結構
4.2 驅動級
4.2.1 驅動級整體結構
4.2.2 驅動級單元電路
4.2.3 電源的考慮
4.2.4 防止預加重時調制電流減小
4.2.5 帶“與”邏輯的電壓開關
4.2.6 驅動級輸入電容的確定
4.3 數(shù)字信號的緩沖和限幅放大器
4.3.1 整形原理
4.3.2 單元電路
4.3.3 緩沖和限幅放大器整體電路
4.3.4 限幅放大器和緩沖電路功能前仿真
4.4 壓控延時電路
4.4.1 差分對時延產生原理
4.4.2 電壓控制時延原理
4.4.3 單級延時電路
4.4.4 壓控延時線
4.4.5 壓控延時線電路功能前仿真
4.5 輸入級
4.6 VCSEL驅動器電路前仿真
4.6.1 靜態(tài)仿真結果
4.6.2 瞬態(tài)仿真結果
4.6.3 前仿真小結
4.7 本章小結
第5章 版圖設計與后仿
5.1 本次版圖設計需要考慮的因素
5.2 VCSEL驅動器電路版圖
5.3 VCSEL驅動器電路后仿真
5.3.1 瞬態(tài)仿真結果
5.3.2 后仿真小結
5.4 本章小結
第6章 總結與展望
參考文獻
致謝
攻讀碩士學位期間發(fā)表的論文
本文編號:3820118
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/3820118.html
教材專著