在密碼SoC等數(shù)據(jù)密集型應用中,數(shù)據(jù)傳輸速度成為制約密碼處理性能提升的瓶頸。結合密碼SoC的數(shù)據(jù)流處理特點,提出一種面向密碼SoC的高性能DMA優(yōu)化設計方法。對特定模塊的DMA傳輸開辟專用通道,利用并行讀寫數(shù)據(jù)提高特定模塊DMA傳輸?shù)目偩�帶寬利用率。添加特殊工作模式用于自主控制重復任務傳輸以提升傳輸?shù)膸捓寐省Ｔ诖嘶A上,采用多通道優(yōu)先級動態(tài)調整技術實現(xiàn)多任務下效率較高的自適應傳輸。仿真結果表明,該DMA在55 nm工藝下的最高頻率達910 MHz,總線利用率和協(xié)處理器利用率的平均值分別高達91%和54%,相對通用DMA,其對密碼SoC的ZUC、SNOW、SM3、SM4和AES算法的性能分別提升216%、222%、123%、69%和221%。

【文章頁數(shù)】：8 頁

【文章目錄】：
0 概述
1 密碼SoC性能分析
    1.1 密碼SoC內數(shù)據(jù)流特征分析
    1.2 密碼SoC性能瓶頸分析
2 面向密碼SoC的DMA分析
3 面向密碼SoC的DMA設計
    3.1 DMA硬件結構
    3.2 DMA工作流程
4 實驗評估
5 結束語



本文編號：3812136