超大規(guī)模集成電路、高密度芯片封裝技術以及多層印制板的出現,使得集成電路引腳和芯片內部邏輯的物理可訪問性正在逐步減弱以至于消失,常規(guī)的探針已逐漸無法使用。另一方面隨著市場對電子產品質量可靠性要求越來越嚴格,測試開銷在電路和系統(tǒng)總開銷中所占的比例不斷上升,常規(guī)的測試方法正面臨著日趨嚴重的困難,邊界掃描測試技術的出現正解決了這一難題。本課題順應當前電路測試發(fā)展的研究趨勢,并結合公司的實際生產需求,對邊界掃描測試技術,尤其是測試矩陣生成算法進行了深入研究。論文首先研究了邊界掃描技術相關基本理論,對邊界掃描測試的類型進行了分析,將研究重點放在互連測試。針對互連測試進行了相關概念數學化分析,并對電路中的故障建立數學模型,同時,為方便測試算法生成測試矩陣的分析,對短路故障模型優(yōu)化處理,通過數學推導分析,優(yōu)化的故障模型在復雜性和故障數量等方面對邊界掃描算法分析具有更優(yōu)越的效果。然后針對互連測試的測試矩陣生成算法進行了研究,現有單步算法的檢測性能相對較差,往往不能完成較高的測試要求。分析各單步算法的性能指標,并結合現有自適應算法的分析思想,分別從初級測試,測試結果分析,次級測試對W算法進行優(yōu)化處理。另外...

【文章頁數】：71 頁

【學位級別】：碩士

【文章目錄】：
摘要
Abstract
第1章 緒論
    1.1 研究背景和意義
        1.1.1 研究背景
        1.1.2 研究意義
    1.2 國內外研究現狀與發(fā)展趨勢
        1.2.1 邊界掃描技術標準的發(fā)展
        1.2.2 測試算法研究的發(fā)展
        1.2.3 邊界掃描測試系統(tǒng)及軟件的發(fā)展
    1.3 課題研究內容與論文架構
        1.3.1 研究內容
        1.3.2 論文結構概要
第2章 邊界掃描技術的理論研究
    2.1 邊界掃描測試的基本概述
        2.1.1 BST的基本原理
        2.1.2 邊界掃描測試類型
        2.1.3 邊界掃描描述語言
    2.2 板級互連測試
        2.2.1 互聯(lián)測試的連接結構
    2.3 測試生成的數學基礎
        2.3.1 基本概念的數學描述
        2.3.2 測試故障的數學分析
        2.3.3 邊界掃描測試的數學模型
    2.4 可測試性設計理論
    2.5 本章小結
第3章 邊界掃描測試算法的分析與研究
    3.1 測試算法優(yōu)化指標
        3.1.1 緊湊性指標分析
        3.1.2 完備性指標分析
    3.2 測試矩陣生成策略比較
    3.3 現有算法分析研究
        3.3.1 現有的單步算法
        3.3.2 現有自適應算法
    3.4 優(yōu)化的自適應算法
        3.4.1 改進算法的描述
        3.4.2 改進算法的性能分析
    3.5 本章小結
第4章 邊界掃描測試設計
    4.1 邊界掃描測試系統(tǒng)結構
    4.2 板級可測試性設計
        4.2.1 一般非邊界掃描結構器件的設計
        4.2.2 可編程器件的設計
    4.3 測試系統(tǒng)控制模塊設計
        4.3.1 邊界掃描邏輯模塊
        4.3.2 模擬網絡故障的設計
        4.3.3 測試矩陣生成模塊
    4.4 測試驗證結果及分析
    4.5 本章小結
結束語
參考文獻
攻讀碩士學位期間發(fā)表的學術論文
致謝



本文編號：3804812