隨著復(fù)雜的半導(dǎo)體技術(shù)的快速發(fā)展,電路集成度不斷提高,芯片內(nèi)晶體管的數(shù)目日益增多。在超大規(guī)模集成電路(VLSI)設(shè)計中,一片芯片上能夠集成多達(dá)十幾億甚至幾十億個晶體管,因此集成電路的設(shè)計也越來越困難。物理設(shè)計是與產(chǎn)品直接相關(guān)的一個設(shè)計過程,在VLSI設(shè)計中有著重要的作用,分為電路劃分、布圖規(guī)劃、布局及布線等階段。物理設(shè)計的好壞,直接影響著設(shè)計周期長短,成本高低以及質(zhì)量高低。本文首先介紹了電路劃分的數(shù)學(xué)模型以及KL算法、FM算法、hMetis算法,布圖規(guī)劃/布局的數(shù)學(xué)模型以及模擬退火算法和遺傳算法,布線的數(shù)學(xué)模型以及串行布線和拆線重布算法,然后介紹了約束的表示方法以及方向約束、邊界約束和鄰接約束的定義。本文是對約束的傳播方法進(jìn)行研究,提出VLSI物理設(shè)計中約束的傳播性研究。首先通過MD5算法將數(shù)字簽名轉(zhuǎn)化為電路約束。然后將得到的約束通過約束嵌入算法添加到電路文件中,分析約束在不同階段對線長的影響。其次使用約束提取算法對布線后的電路文件進(jìn)行約束提取,并與原始約束進(jìn)行比較,分析約束能夠在物理設(shè)計過程中傳播的概率。最后對電路進(jìn)行優(yōu)化,并對優(yōu)化后的電路的線長和約束的改變率進(jìn)行分析。通過約束對VLS...

【文章頁數(shù)】：61 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
第1章 緒論
    1.1 研究背景及意義
    1.2 國內(nèi)外研究現(xiàn)狀
        1.2.1 超大規(guī)模集成電路設(shè)計的新趨勢
        1.2.2 物理設(shè)計國內(nèi)外研究現(xiàn)狀
        1.2.3 約束嵌入國內(nèi)外研究現(xiàn)狀
        1.2.4 電路約束傳播國內(nèi)外研究現(xiàn)狀
    1.3 研究內(nèi)容與工作安排
第2章 VLSI物理設(shè)計層次化設(shè)計方法
    2.1 電路系統(tǒng)的劃分
        2.1.1 問題描述
        2.1.2 Kernighan‐Lin（KL）算法
        2.1.3 Fiduccia‐Mattheyses（FM）劃分算法
        2.1.4 hMetis算法
    2.3 超大規(guī)模集成電路布圖規(guī)劃/布局
        2.3.1 問題描述
        2.3.2 模擬退火算法
        2.3.3 遺傳算法
    2.4 超大規(guī)模集成電路布線
        2.4.1 布線問題
        2.4.2 串行布線和拆線重布算法
    2.5 本章小結(jié)
第3章 VLSI物理設(shè)計中有約束的布局
    3.1 約束的表示方法
        3.1.1 序列對
        3.1.2 角模塊序列表示法
        3.1.3 B*‐Tree
    3.2 VLSI物理設(shè)計中的約束
        3.2.1 方向約束
        3.2.2 邊界約束
        3.2.3 鄰接約束
    3.3 本章小結(jié)
第4章 VLSI物理設(shè)計中約束傳播性研究
    4.1 MD5算法
        4.1.1 MD5算法簡介
        4.1.2 MD5算法基本原理
    4.2 約束嵌入算法
    4.3 約束對VLSI物理設(shè)計的影響
    4.4 約束提取算法
    4.5 本章小結(jié)
第5章 實驗結(jié)果及分析
    5.1 實驗環(huán)境與目的
    5.2 IBM‐HB+ Benchmark Suites
    5.3 物理設(shè)計使用工具
    5.4 實驗結(jié)果
    5.5 本章小結(jié)
第6章 總結(jié)與展望
參考文獻(xiàn)
攻讀碩士學(xué)位期間發(fā)表的學(xué)術(shù)論文及科研工作
致謝



本文編號：3799283