隨著器件尺寸的不斷減小,威脅數(shù)字電路可靠性的一個重要因素是負偏置溫度不穩(wěn)定性(negative bias temperature instability)。當柵極氧化層的電場強度逐漸升高,NBTI效應(yīng)導致PMOS晶體管的閾值電壓不斷的增加,其中電路會出現(xiàn)嚴重的問題,比如晶體管的閾值電壓漂移,路徑時延增加,最終使得電路出現(xiàn)時序紊亂,導致芯片無法正常工作。電路的老化成為了一項重要失效機制,所以對數(shù)字邏輯電路中NBTI效應(yīng)的影響研究迫在眉睫。本文主要針對NBTI效應(yīng)對超大規(guī)模集成電路的影響而展開的研究,研究如何減輕NBTI效應(yīng)對電路造成的老化延遲問題,并提出相應(yīng)的解決方案�；趥鹘y(tǒng)的NBTI的靜態(tài)時序分析框架,先是介紹了多約束下識別關(guān)鍵門的門替換流程框架,接著詳細介紹了多約束情況下:路徑約束下如何計算關(guān)鍵門的影響因數(shù)、時延約束下如何計算關(guān)鍵門影響因數(shù)和考慮扇入門是非門類型的可防護性約束下計算關(guān)鍵門的影響因數(shù),關(guān)鍵門的影響因數(shù)越大,就是意味著,防護該門對電路影響越大,通過三種約束下的交集得到精準的關(guān)鍵門的集合,最后對關(guān)鍵門進行門替換來進行防護。通過實驗來證明本文提出的多約束方法的正確性和有效性...

【文章頁數(shù)】：56 頁

【學位級別】：碩士

【文章目錄】：
致謝
摘要
abstract
第一章 緒論
    1.1 課題的研究背景及意義
    1.2 國內(nèi)外研究現(xiàn)狀
        1.2.1 國外研究現(xiàn)狀
        1.2.2 國內(nèi)研究現(xiàn)狀
    1.3 論文的主要工作和組織結(jié)構(gòu)
        1.3.1 課題來源
        1.3.2 本文的研究內(nèi)容
    1.4 論文的組織結(jié)構(gòu)
第二章 研究工作基礎(chǔ)
    2.1 NBTI效應(yīng)與建模
        2.1.1 NBTI效應(yīng)退化的物理機制
        2.1.2 NBTI效應(yīng)的模型
    2.2 EDA仿真工具的介紹
        2.2.1 DesignCompiler工具
        2.2.2 Hspice工具
        2.2.3 基于NBTI效應(yīng)的靜態(tài)時序分析(STA)工具
    2.3 基于門替換方法的NBTI效應(yīng)防護技術(shù)
    2.4 本章小結(jié)
第三章 多約束下定位關(guān)鍵門的門替換方法抗電路老化
    3.1 多約束下定位關(guān)鍵門的流程
    3.2 本文提出的多約束下關(guān)鍵門的識別方法
        3.2.1 第一約束路徑計算關(guān)鍵門的影響因數(shù)
        3.2.2 第二約束時延計算關(guān)鍵門的影響因數(shù)
        3.2.3 第三約束考慮扇入門類型的關(guān)鍵門的可防護性計算影響因數(shù)
    3.3 門替換的具體算法
    3.4 實驗結(jié)果以及分析
        3.4.1 實驗環(huán)境以及參數(shù)的設(shè)置
        3.4.2 實驗結(jié)果及原因的分析
    3.5 本章小結(jié)
第四章 進一步精簡需要替換門集合的方法的改進
    4.1 相關(guān)工作
    4.2 進一步精簡需要替換門集合的方法
    4.3 實驗結(jié)果及其分析
        4.3.1 實驗環(huán)境以及參數(shù)的設(shè)置
        4.3.2 結(jié)果分析
    4.4 本章小結(jié)
第五章 結(jié)語
    5.1 工作總結(jié)
    5.2 未來展望
參考文獻
攻讀碩士學位期間的學術(shù)活動及成果情況



本文編號：3795808