基于硅基工藝的微波高動態(tài)范圍接收芯片技術(shù)研究
發(fā)布時間:2023-04-19 22:54
雷達(dá)和衛(wèi)星通信中,高集成度、高動態(tài)范圍的接收芯片占有重要地位。接收前端各模塊的噪聲性能和線性度是影響接收系統(tǒng)動態(tài)范圍的關(guān)鍵。本文基于硅基雙極互補金屬氧化物半導(dǎo)體(Bipolar Complementary Metal Oxide Semiconductor,BiCMOS)工藝設(shè)計了 Ku波段接收前端電路。在此研究基礎(chǔ)之上,采用互補金屬氧化物半導(dǎo)體(Complementary Metal Oxide Semiconductor,CMOS)工藝設(shè)計了 Ka 波段接收前端電路。具體內(nèi)容如下:設(shè)計了一款基于BiCMOS工藝的低噪聲放大器。針對低噪聲與高增益難以共同實現(xiàn)的問題,采用了源級反饋技術(shù),實現(xiàn)在15~18 GHz范圍內(nèi)增益大于13.5 dB,噪聲系數(shù)低于3 dB,輸出1dB壓縮點大于13.3 dBm的良好性能。同樣工藝下,設(shè)計了應(yīng)用于混頻器后級的驅(qū)動放大器。針對帶寬較寬時匹配困難的問題,采用反饋技術(shù)和Q值約束匹配技術(shù)實現(xiàn)放大器增益大于11 dB,輸出1dB壓縮點大于11.3 dBm。兩款放大器具有低噪聲、高增益和高線性度的特性,可應(yīng)用于高動態(tài)范圍接收芯片前端。設(shè)計了一款基于BiCMOS工...
【文章頁數(shù)】:85 頁
【學(xué)位級別】:碩士
【文章目錄】:
摘要
ABSTRACT
第一章 緒論
1.1 研究背景與意義
1.2 國內(nèi)外研究動態(tài)
1.2.1 國外研究動態(tài)
1.2.2 國內(nèi)研究動態(tài)
1.3 本文內(nèi)容及章節(jié)安排
第二章 接收芯片總體方案論證
2.1 接收芯片方案研究
2.1.1 前端芯片主要技術(shù)指標(biāo)研究
2.1.2 BiCMOS芯片架構(gòu)分析及指標(biāo)分解
2.1.3 CMOS接收芯片前端指標(biāo)
2.2 BiCMOS工藝器件模型概述
2.2.1 有源器件模型
2.2.2 無源器件模型
2.3 CMOS工藝器件模型概述
2.3.1 有源器件模型
2.3.2 無源器件模型
2.4 本章小結(jié)
第三章 BiCMOS放大器設(shè)計
3.1 放大器主要性能指標(biāo)研究
3.1.1 回波損耗
3.1.2 增益
3.1.3 線性度
3.1.4 噪聲系數(shù)
3.1.5 穩(wěn)定性
3.2 低噪聲放大器設(shè)計
3.2.1 器件選擇與電路拓?fù)浞治?br> 3.2.2 噪聲與增益的匹配分析
3.2.3 射極反饋技術(shù)和并聯(lián)補償技術(shù)
3.2.3.1 射極反饋技術(shù)
3.2.3.2 并聯(lián)補償技術(shù)
3.2.4 電路仿真
3.3 驅(qū)動放大器設(shè)計
3.3.1 器件選擇與電路拓?fù)浞治?br> 3.3.2 并聯(lián)反饋技術(shù)
3.3.3 寬帶匹配分析
3.3.4 仿真結(jié)果
3.4 本章小結(jié)
第四章 BiCMOS混頻器和級聯(lián)電路設(shè)計
4.1 混頻器設(shè)計
4.1.1 混頻器主要技術(shù)指標(biāo)研究
4.1.2 混頻器選型研究
4.1.3 平衡-非平衡轉(zhuǎn)換電路研究
4.1.4 混頻器整體設(shè)計與仿真
4.2 接收芯片完整電路設(shè)計
4.2.1 級聯(lián)電路仿真
4.2.2 級聯(lián)電路測試
4.3 本章小結(jié)
第五章 CMOS低噪聲放大器設(shè)計
5.1 器件選擇與電路拓?fù)?br> 5.1.1 MOSFET噪聲分析
5.1.2 晶體管工作點的優(yōu)化
5.2 偏置電路設(shè)計與仿真
5.2.1 偏置電路設(shè)計
5.2.2 偏置電路仿真
5.3 低噪聲放大器仿真
5.4 本章小結(jié)
第六章 全文總結(jié)
致謝
參考文獻(xiàn)
攻讀碩士學(xué)位期間取得的成果
本文編號:3794373
【文章頁數(shù)】:85 頁
【學(xué)位級別】:碩士
【文章目錄】:
摘要
ABSTRACT
第一章 緒論
1.1 研究背景與意義
1.2 國內(nèi)外研究動態(tài)
1.2.1 國外研究動態(tài)
1.2.2 國內(nèi)研究動態(tài)
1.3 本文內(nèi)容及章節(jié)安排
第二章 接收芯片總體方案論證
2.1 接收芯片方案研究
2.1.1 前端芯片主要技術(shù)指標(biāo)研究
2.1.2 BiCMOS芯片架構(gòu)分析及指標(biāo)分解
2.1.3 CMOS接收芯片前端指標(biāo)
2.2 BiCMOS工藝器件模型概述
2.2.1 有源器件模型
2.2.2 無源器件模型
2.3 CMOS工藝器件模型概述
2.3.1 有源器件模型
2.3.2 無源器件模型
2.4 本章小結(jié)
第三章 BiCMOS放大器設(shè)計
3.1 放大器主要性能指標(biāo)研究
3.1.1 回波損耗
3.1.2 增益
3.1.3 線性度
3.1.4 噪聲系數(shù)
3.1.5 穩(wěn)定性
3.2 低噪聲放大器設(shè)計
3.2.1 器件選擇與電路拓?fù)浞治?br> 3.2.2 噪聲與增益的匹配分析
3.2.3 射極反饋技術(shù)和并聯(lián)補償技術(shù)
3.2.3.1 射極反饋技術(shù)
3.2.3.2 并聯(lián)補償技術(shù)
3.2.4 電路仿真
3.3 驅(qū)動放大器設(shè)計
3.3.1 器件選擇與電路拓?fù)浞治?br> 3.3.2 并聯(lián)反饋技術(shù)
3.3.3 寬帶匹配分析
3.3.4 仿真結(jié)果
3.4 本章小結(jié)
第四章 BiCMOS混頻器和級聯(lián)電路設(shè)計
4.1 混頻器設(shè)計
4.1.1 混頻器主要技術(shù)指標(biāo)研究
4.1.2 混頻器選型研究
4.1.3 平衡-非平衡轉(zhuǎn)換電路研究
4.1.4 混頻器整體設(shè)計與仿真
4.2 接收芯片完整電路設(shè)計
4.2.1 級聯(lián)電路仿真
4.2.2 級聯(lián)電路測試
4.3 本章小結(jié)
第五章 CMOS低噪聲放大器設(shè)計
5.1 器件選擇與電路拓?fù)?br> 5.1.1 MOSFET噪聲分析
5.1.2 晶體管工作點的優(yōu)化
5.2 偏置電路設(shè)計與仿真
5.2.1 偏置電路設(shè)計
5.2.2 偏置電路仿真
5.3 低噪聲放大器仿真
5.4 本章小結(jié)
第六章 全文總結(jié)
致謝
參考文獻(xiàn)
攻讀碩士學(xué)位期間取得的成果
本文編號:3794373
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/3794373.html
最近更新
教材專著