隨著數據傳輸速率的不斷增長,SerDes,這種用于遠距離數據傳輸的串行通信技術正不斷拓展其應用領域,從采用光通信的廣域網和局域網到采用電通信的計算機板級接口都有SerDes的身影。如今,SerDes技術已經成為高速接口技術的主流,在各類數據通信系統中被廣泛采用。因此,SerDes系統設計受到了廣泛關注。本論文采用TSMC 65nm LP CMOS工藝,設計應用于40Gb/s SerDes系統中的發(fā)射芯片,該芯片將四路并行輸入的10Gb/s數據信號復接成一路40Gb/s的串行數據輸出,要求輸出數據的抖動小于0.1UI,輸入參考時鐘的頻率為625MHz。本次設計的發(fā)射芯片由復接器和鎖相環(huán)兩個模塊組成。其中復接器模塊采用了直接4：1復接器結構,以解決在傳統的高速樹型結構復接器中時序條件難以滿足的問題。由于復接得到的數據信號速率過高,采用電阻做負載的普通差分對的帶寬不夠大,因此在復接器和輸出緩沖級均采用電感峰化技術來拓展電路的帶寬。鎖相環(huán)模塊采用了電荷泵鎖相環(huán)結構,其中：壓控振蕩器采用互補耦合的負阻LC-VCO結構,以增加跨導且簡化諧振腔設計；分頻器鏈路對速度和功耗進行了折中考慮,在第一級采用...

【文章頁數】：93 頁

【學位級別】：碩士

【文章目錄】：
摘要
Abstract
第1章 緒論
    1.1 SerDes概述
    1.2 國內外發(fā)展現狀
    1.3 本文主要研究內容及組織結構
第2章 復接器的基本理論
    2.1 復接器的基本結構
        2.1.1 串行復接器
        2.1.2 并行復接器
        2.1.3 樹型復接器
    2.2 復接器中的非理想效應
        2.2.1 復接器中的時序問題
        2.2.2 復接器中的其他非理想效應
    2.3 復接器的帶寬
        2.3.1 眼圖
        2.3.2 碼間干擾
        2.3.3 碼間干擾和帶寬的關系
    2.4 大信號級聯系統
第3章 復接器的設計與仿真
    3.1 系統結構
    3.2 電感峰化技術
    3.3 模塊電路的設計與仿真
        3.3.1 正交二分頻器設計
        3.3.2 四相脈沖發(fā)生器設計
        3.3.3 直接4:1復接器設計
        3.3.4 單轉雙電路設計
        3.3.5 輸出緩沖設計
    3.4 復接器的版圖與仿真
第4章 電荷泵鎖相環(huán)的基本理論
    4.1 電荷泵鎖相環(huán)概述
        4.1.1 鎖相的概念
        4.1.2 電荷泵鎖相環(huán)的工作原理
    4.2 電荷泵鎖相環(huán)的模塊電路
        4.2.1 分頻器
        4.2.2 鑒頻鑒相器、電荷泵和低通濾波器
        4.2.3 壓控振蕩器
    4.3 電荷泵鎖相環(huán)的環(huán)路分析
    4.4 相位噪聲和抖動
        4.4.1 相位噪聲的概念
        4.4.2 抖動的定義
        4.4.3 抖動和相位噪聲的關系
    4.5 鎖相環(huán)環(huán)路噪聲分析
第5章 電荷泵鎖相環(huán)的設計與仿真
    5.1 環(huán)路參數的選取
    5.2 模塊電路的設計與仿真
        5.2.1 分頻器的設計與仿真
        5.2.2 PFD/CP/LPF級聯系統的設計與仿真
        5.2.3 壓控振蕩器的設計與仿真
    5.3 電荷泵鎖相環(huán)系統仿真
        5.3.1 環(huán)路穩(wěn)定性仿真
        5.3.2 噪聲性能仿真
        5.3.3 瞬態(tài)仿真
第6章 40Gb/s SerDes發(fā)射芯片的集成與仿真
第7章 總結
參考文獻
致謝
攻讀碩士學位期間發(fā)表的論文



本文編號：3766921