二維半導體雙柵MOSFET的解析建模及其應用
發(fā)布時間:2023-03-14 19:17
隨著集成電路工藝節(jié)點的持續(xù)進步,器件尺寸不斷的縮小,以硅為基礎的傳統(tǒng)半導體器件的性能已經(jīng)開始難以滿足人們的需求。更小的加工精度需求和更復雜的工藝步驟使得以硅為基礎的工藝的繼續(xù)進步變得更加困難?蒲腥藛T們迫切的需求新的半導體材料作為傳統(tǒng)硅基半導體的替代品。而以MoS2為代表的二維半導體材料因其超薄的二維特性受到了科研人員的廣泛關注。二維半導體材料有著較大的禁帶寬度,原子量級的厚度,這些獨特的物理特性都使得使用二維半導體作為器件的溝道材料時,能夠更有效的抑制溝道縮短帶來的短溝道效應,有希望實現(xiàn)更小尺寸器件的集成,繼續(xù)的推動工藝節(jié)點的進步。然而,在目前的研究中,針對二維半導體器件的研究更多的集中于器件的物理實現(xiàn),對二維半導體器件的模型分析較少。二維半導體器件模型的建立能夠幫助研究者們更清晰的分析器件內(nèi)部的電學特性,從而更加科學合理的優(yōu)化器件特性。而合理的器件電流-電壓模型不但能預估器件的性能,還可以應用于電路仿真,評估器件在電路中的表現(xiàn),輔助電路設計。本文嘗試針對二維半導體雙柵場效應晶體管進行了解析建模:通過建立短溝道效應模型,對影響二維半導體雙柵場效應晶體管短溝道效應...
【文章頁數(shù)】:62 頁
【學位級別】:碩士
【文章目錄】:
摘要
abstract
第一章 緒論
1.1 研究工作的背景與意義
1.2 二維半導體器件的國內(nèi)外研究歷史與現(xiàn)狀
1.3 本文的主要貢獻與創(chuàng)新
1.4 本論文的結構安排
第二章 二維半導體器件模型
2.1 二維半導體雙柵場效應晶體管
2.2 二維半導體雙柵場效應晶體管短溝道效應模型
2.2.1 短溝道效應基礎
2.2.2 常規(guī)厚溝道下的邊界條件
2.2.3 二維半導體器件的模型邊界條件討論
2.2.4 帶擬合參數(shù)的二維半導體器件短溝道效應模型
2.3 二維半導體雙柵場效應晶體管長溝電流-電壓模型
2.4 二維半導體雙柵場效應晶體管的互補全區(qū)域電流-電壓模型
2.4.1 短溝道電流-電壓模型
2.4.2 長溝速度飽和電流-電壓模型
2.4.3 統(tǒng)一的互補式全區(qū)域電流電壓模型
2.5 本章小結
第三章 二維半導體器件模型的應用
3.1 六管SRAM的基本原理
3.1.1 六管SRAM的基本結構及其工作原理
3.1.2 六管SRAM的靜態(tài)噪聲容限
3.2 長溝道電流-電壓模型下的SRAM靜態(tài)噪聲容限仿真
3.2.1 長溝模型下SRAM單元靜態(tài)噪聲容限仿真的基本算法
3.2.2 二維半導體器件各參數(shù)對噪聲容限的影響與討論
3.2.2.1 供電電壓和閾值電壓對靜態(tài)噪聲容限的影響
3.2.2.2 二維半導體器件的非有效摻雜對靜態(tài)噪聲容限的影響
3.2.2.3 接觸電阻對靜態(tài)噪聲容限的影響
3.2.2.4 靜態(tài)噪聲容限的最壞情況(WorstCase)分析
3.3 全區(qū)域電流-電壓模型下的SRAM靜態(tài)噪聲容限仿真
3.3.1 全區(qū)域模型下SRAM單元靜態(tài)噪聲容限仿真的基本算法
3.3.2 短溝道效應對二維半導體SRAM靜態(tài)噪聲容限的影響
3.4 本章小結
第四章 全文總結與展望
4.1 全文總結
4.2 后續(xù)工作展望
致謝
參考文獻
攻讀碩士學位期間取得的成果
本文編號:3762591
【文章頁數(shù)】:62 頁
【學位級別】:碩士
【文章目錄】:
摘要
abstract
第一章 緒論
1.1 研究工作的背景與意義
1.2 二維半導體器件的國內(nèi)外研究歷史與現(xiàn)狀
1.3 本文的主要貢獻與創(chuàng)新
1.4 本論文的結構安排
第二章 二維半導體器件模型
2.1 二維半導體雙柵場效應晶體管
2.2 二維半導體雙柵場效應晶體管短溝道效應模型
2.2.1 短溝道效應基礎
2.2.2 常規(guī)厚溝道下的邊界條件
2.2.3 二維半導體器件的模型邊界條件討論
2.2.4 帶擬合參數(shù)的二維半導體器件短溝道效應模型
2.3 二維半導體雙柵場效應晶體管長溝電流-電壓模型
2.4 二維半導體雙柵場效應晶體管的互補全區(qū)域電流-電壓模型
2.4.1 短溝道電流-電壓模型
2.4.2 長溝速度飽和電流-電壓模型
2.4.3 統(tǒng)一的互補式全區(qū)域電流電壓模型
2.5 本章小結
第三章 二維半導體器件模型的應用
3.1 六管SRAM的基本原理
3.1.1 六管SRAM的基本結構及其工作原理
3.1.2 六管SRAM的靜態(tài)噪聲容限
3.2 長溝道電流-電壓模型下的SRAM靜態(tài)噪聲容限仿真
3.2.1 長溝模型下SRAM單元靜態(tài)噪聲容限仿真的基本算法
3.2.2 二維半導體器件各參數(shù)對噪聲容限的影響與討論
3.2.2.1 供電電壓和閾值電壓對靜態(tài)噪聲容限的影響
3.2.2.2 二維半導體器件的非有效摻雜對靜態(tài)噪聲容限的影響
3.2.2.3 接觸電阻對靜態(tài)噪聲容限的影響
3.2.2.4 靜態(tài)噪聲容限的最壞情況(WorstCase)分析
3.3 全區(qū)域電流-電壓模型下的SRAM靜態(tài)噪聲容限仿真
3.3.1 全區(qū)域模型下SRAM單元靜態(tài)噪聲容限仿真的基本算法
3.3.2 短溝道效應對二維半導體SRAM靜態(tài)噪聲容限的影響
3.4 本章小結
第四章 全文總結與展望
4.1 全文總結
4.2 后續(xù)工作展望
致謝
參考文獻
攻讀碩士學位期間取得的成果
本文編號:3762591
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/3762591.html
教材專著