隨著航電網(wǎng)絡(luò)、車(chē)載互聯(lián)以及工業(yè)自動(dòng)化控制等領(lǐng)域的發(fā)展和進(jìn)步,網(wǎng)絡(luò)的實(shí)時(shí)性、可靠性以及多種類(lèi)型業(yè)務(wù)混合的需求越來(lái)越高,于是時(shí)間觸發(fā)網(wǎng)絡(luò)技術(shù)取得了廣泛的關(guān)注與飛速的發(fā)展。FC-AE(Fiber Channel-Avionics Environment)具有高傳輸速率、低延時(shí)、低誤碼率和抗干擾能力強(qiáng)等優(yōu)點(diǎn),如今已在各種實(shí)時(shí)性和可靠性要求高的環(huán)境中得到了廣泛的應(yīng)用。考慮到將時(shí)間觸發(fā)網(wǎng)絡(luò)技術(shù)引入到以太網(wǎng)中的TTE(Time Triggered Ethernet)的研究已有一定成果,而時(shí)間觸發(fā)FC(Fiber Channel)網(wǎng)絡(luò)的研究尚在起步階段,本論文將TTFC(Time Triggered Fiber Channel)作為研究方向,設(shè)計(jì)并實(shí)現(xiàn)具有TTFC功能的節(jié)點(diǎn)卡。并且在現(xiàn)代社會(huì)中,需要多種類(lèi)型業(yè)務(wù)協(xié)同工作的應(yīng)用場(chǎng)景逐漸增多,基于這樣的需求,本文設(shè)計(jì)了具有多業(yè)務(wù)接入功能的TTFC節(jié)點(diǎn)卡。該節(jié)點(diǎn)卡支持將以太網(wǎng)業(yè)務(wù)和CAN(Controller Area Network)業(yè)務(wù)接入FC-AE網(wǎng)絡(luò),實(shí)現(xiàn)節(jié)點(diǎn)卡對(duì)多種不同業(yè)務(wù)的時(shí)間調(diào)度。論文的主要工作如下:(1)對(duì)節(jié)點(diǎn)卡設(shè)計(jì)中所涉及到的相關(guān)協(xié)議進(jìn)行了...

【文章頁(yè)數(shù)】：109 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 研究背景
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
    1.3 研究的目的和意義
    1.4 本文的研究?jī)?nèi)容與結(jié)構(gòu)
第二章 TTFC多業(yè)務(wù)節(jié)點(diǎn)卡所涉及協(xié)議分析
    2.1 FC協(xié)議概述
        2.1.1 FC層次結(jié)構(gòu)
        2.1.2 FC幀格式
        2.1.3 FC幀通用幀頭
    2.2 FC-AE-ASM協(xié)議分析
    2.3 以太網(wǎng)協(xié)議概述
        2.3.1 以太網(wǎng)MAC層與以太網(wǎng)幀
        2.3.2 TCP/IP協(xié)議與IP數(shù)據(jù)包
    2.4 CAN總線協(xié)議概述
        2.4.1 CAN總線的信號(hào)表示
        2.4.2 CAN幀的種類(lèi)與格式
    2.5 時(shí)間同步相關(guān)協(xié)議分析
        2.5.1 TTE中的時(shí)間同步協(xié)議
        2.5.2 FC網(wǎng)絡(luò)中的時(shí)間同步方法
    2.6 本章小結(jié)
第三章 TTFC多業(yè)務(wù)節(jié)點(diǎn)卡FPGA設(shè)計(jì)方案
    3.1 總體設(shè)計(jì)
    3.2 多業(yè)務(wù)接入功能設(shè)計(jì)
        3.2.1 以太網(wǎng)數(shù)據(jù)封裝格式
        3.2.2 CAN數(shù)據(jù)封裝格式
    3.3 時(shí)間同步功能設(shè)計(jì)
    3.4 時(shí)間觸發(fā)功能設(shè)計(jì)
        3.4.1 時(shí)間觸發(fā)發(fā)送功能設(shè)計(jì)
        3.4.2 時(shí)間觸發(fā)接收功能設(shè)計(jì)
    3.5 DMA模塊設(shè)計(jì)
        3.5.1 DMA讀內(nèi)存模塊設(shè)計(jì)
        3.5.2 DMA寫(xiě)內(nèi)存模塊設(shè)計(jì)
    3.6 本章小結(jié)
第四章 TTFC多業(yè)務(wù)節(jié)點(diǎn)卡FPGA邏輯實(shí)現(xiàn)
    4.1 FC模塊邏輯實(shí)現(xiàn)
        4.1.1 FC-0 層邏輯實(shí)現(xiàn)
        4.1.2 FC-1 層邏輯實(shí)現(xiàn)
        4.1.3 FC-2 層邏輯實(shí)現(xiàn)
    4.2 多業(yè)務(wù)接入模塊邏輯實(shí)現(xiàn)
    4.3 DMA模塊邏輯實(shí)現(xiàn)
        4.3.1 PCIe IP核
        4.3.2 BAR寄存器控制模塊
        4.3.3 讀內(nèi)存模塊實(shí)現(xiàn)
        4.3.4 寫(xiě)內(nèi)存模塊實(shí)現(xiàn)
    4.4 本章小結(jié)
第五章 仿真與測(cè)試
    5.1 功能仿真
        5.1.1 時(shí)間同步模塊仿真
        5.1.2 多業(yè)務(wù)接入模塊仿真
        5.1.3 發(fā)送過(guò)程相關(guān)模塊仿真
        5.1.4 接收過(guò)程相關(guān)模塊仿真
    5.2 下板測(cè)試
        5.2.1 時(shí)間同步功能測(cè)試
        5.2.2 多業(yè)務(wù)接入功能測(cè)試
        5.2.3 時(shí)間觸發(fā)功能測(cè)試
    5.3 本章小結(jié)
第六章 總結(jié)與展望
    6.1 論文總結(jié)
    6.2 工作展望
致謝
參考文獻(xiàn)
攻讀碩士學(xué)位期間取得的成果



本文編號(hào)：3739500