基于電子不停車(chē)收費(fèi)系統(tǒng)（ETC）接收機(jī)的要求,在TSMC018μm工藝下設(shè)計(jì)并實(shí)現(xiàn)一種8bit 32 MS/s流水線型模數(shù)轉(zhuǎn)換器。通過(guò)詳細(xì)理論分析確定設(shè)計(jì)參數(shù)和電路模型,通過(guò)運(yùn)放共享以及帶有增益自舉的套筒式運(yùn)算放大器和開(kāi)關(guān)電容共模反饋電路降低電路的靜態(tài)功耗,通過(guò)動(dòng)態(tài)比較器以及靜態(tài)鎖存結(jié)構(gòu)降低電路的動(dòng)態(tài)功耗,使得功耗降低為原來(lái)的一半。測(cè)試結(jié)果顯示ADC輸入擺幅-0.4~0.4V下,功耗5.017mA,非使能狀態(tài)下功耗0.567μA,信噪比（SNR）49.21dB,有效位（ENOB）7.77bit,無(wú)雜散噪聲（SFDR）65.41dB,面積580μm×450μm。 

【文章頁(yè)數(shù)】：5 頁(yè)

【參考文獻(xiàn)】：
期刊論文
[1]14-bit 100 MS/s 121 mW pipelined ADC[J]. 陳勇臻,陳遲曉,馮澤民,葉凡,任俊彥.  Journal of Semiconductors. 2015(06)
[2]一種0.18μm數(shù)字工藝的12bit 100MS/s流水線型ADC設(shè)計(jì)[J]. 栗成智,瞿小峰,隋文泉.  固體電子學(xué)研究與進(jìn)展. 2010(04)
[3]10bit 20MS/s流水線模數(shù)轉(zhuǎn)換器設(shè)計(jì)[J]. 衛(wèi)寶躍,周玉梅,范軍,胡曉宇,陳利杰.  固體電子學(xué)研究與進(jìn)展. 2010(01)
[4]一個(gè)低電壓低功耗10位30MS/s流水線A/D轉(zhuǎn)換器[J]. 謝磊,李建,曾曉洋,郭亞煒.  固體電子學(xué)研究與進(jìn)展. 2009(02)



本文編號(hào)：3674827