幾十年來CMOS工藝尺寸的縮減促使著時域模數(shù)轉(zhuǎn)換器（ADC）的發(fā)展。一方面,工藝的向前演進意味著電源電壓變低,信號擺幅縮小,系統(tǒng)的信噪比降低。另一方面,它減小了MOS管本征增益,導致高性能運算放大器的設(shè)計變得愈發(fā)困難。然而MOS管的本征頻率卻隨工藝的進步而大幅提高。這一優(yōu)勢可以提升時域分辨率,并讓基于時間域處理的模數(shù)轉(zhuǎn)換過程變得容易�；趬嚎卣袷幤鞯哪�(shù)轉(zhuǎn)換器（VCO-based ADC）是時域ADC家族中的一員。相較其他時域ADC,VCO-based ADC的數(shù)字化程度更高。其量化過程中涉及的電路單元均可用硬件描述語言實現(xiàn),并可以被綜合出對應版圖。但受VCO增益線性度的限制,未經(jīng)校準的VCO-based ADC更適合于低精度應用場合。因此,很有必要研究如何提升VCO-based ADC的精度。本文對ADC的基本原理和主要性能參數(shù)進行了回顧后,詳細介紹了奈奎斯特VCO-based ADC和電荷重分配逐次逼近型模數(shù)轉(zhuǎn)換器（SAR ADC）的工作原理。在此基礎(chǔ)上提出了一種兩步式混合結(jié)構(gòu)的ADC,即VCO-SAR ADC。為了提高轉(zhuǎn)換效率,分析了SAR ADC和VCO-based ADC的最... 

【文章頁數(shù)】：93 頁

【學位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
符號對照表
縮略語對照表
第一章 緒論
    1.1 研究目的與意義
    1.2 國內(nèi)外研究現(xiàn)狀
    1.3 論文結(jié)構(gòu)安排
第二章 ADC基礎(chǔ)概述
    2.1 ADC基本原理
    2.2 主要性能參數(shù)
        2.2.1 靜態(tài)性能參數(shù)
        2.2.2 動態(tài)性能參數(shù)
    2.3 本章小結(jié)
第三章 VCO-SAR混合型ADC
    3.1 VCO-basedADC結(jié)構(gòu)
    3.2 SARADC結(jié)構(gòu)
    3.3 VCO-SARADC結(jié)構(gòu)
    3.4 非理想效應分析
        3.4.1 VCO增益誤差
        3.4.2 差分VCO增益失配
        3.4.3 計數(shù)時間誤差
    3.5 本章小結(jié)
第四章 一種10位5MS/sVCO-SARADC
    4.1 10位VCO-SARADC整體結(jié)構(gòu)
    4.2 DAC電容陣列
        4.2.1 反向單調(diào)時序
        4.2.2 線性度分析
    4.3 采樣開關(guān)
        4.3.1 傳統(tǒng)自舉開關(guān)
        4.3.2 高線性度自舉開關(guān)
    4.4 動態(tài)比較器
        4.4.1 動態(tài)比較器結(jié)構(gòu)
        4.4.2 輸入失調(diào)電壓分析
        4.4.3 等效輸入噪聲分析
    4.5 異步SAR邏輯及時鐘產(chǎn)生器
        4.5.1 SAR控制邏輯電路
        4.5.2 DAC建立時間可調(diào)的時鐘產(chǎn)生電路
    4.6 環(huán)形壓控振蕩器
    4.7 數(shù)字電路的實現(xiàn)
        4.7.1 計數(shù)器模塊
        4.7.2 加法器模塊
        4.7.3 編碼器模塊
    4.8 本章小結(jié)
第五章 版圖設(shè)計與芯片測試
    5.1 版圖設(shè)計
        5.1.1 電容陣列版圖設(shè)計
        5.1.2 比較器版圖設(shè)計
        5.1.3 整體版圖
    5.2 芯片測試
    5.3 本章小結(jié)
第六章 總結(jié)與展望
    6.1 工作總結(jié)
    6.2 未來展望
參考文獻
致謝
作者簡介



本文編號：3647048