基于UVM的SMBus總線接口的驗證
發(fā)布時間：2022-02-12 17:44
隨著集成電路的飛速發(fā)展,芯片的規(guī)模不斷增大,復雜度不斷提高,驗證的難度、工作量和重要性也隨之急劇增加。驗證貫穿整個芯片設計流程,一般情況下,其工作量占到整個設計研發(fā)過程的70%-80%,成為了影響芯片上市時間和研發(fā)費用的關鍵因素。數字IC芯片驗證主要分為數字前端的功能驗證和數字后端的時序驗證。本文主要研究的是數字IC驗證中的核心——前端功能驗證。論文分析當前主流的驗證語言SystemVerilog和驗證方法UVM（Universal Verification Methodology）,并對SystemVerilog的優(yōu)勢以及UVM類庫地圖、樹形結構和一些重要機制進行研究。以SMBus接口為研究對象,對SMBus總線協(xié)議進行分析,總結SMBus總線的基本特征和傳輸方式。通過對SMBus接口設計需求的分析,設計SMBus接口整體結構,用Verilog完成SMBus接口的設計并對內部各模塊進行分析說明。根據需求分析與UVM驗證方法設計SMBus接口驗證平臺整體結構,并確定各組件功能。用SystemVerilog驗證語言和UVM驗證方法以分層次的方式編寫SMBus驗證平臺中的各個驗證組件,主要...
【文章來源】：西安電子科技大學陜西省211工程院校教育部直屬院校
【文章頁數】：98 頁
【學位級別】：碩士
【部分圖文】：
UVM中phase的執(zhí)行順序圖中一共有21種phase，其中白色的8種phase是不消耗仿真時間的function
(b) 寫字協(xié)議圖3.4 SMBus 總線寫字/字節(jié)不帶 PEC 協(xié)議(a) 寫字節(jié)協(xié)議(b) 寫字協(xié)議圖3.5 SMBus 總線寫字/字節(jié)帶 PEC 協(xié)議2．讀字/字節(jié)(read byte/word)圖 3.6 和 3.7 分別為不帶和帶 PEC 的讀字/字節(jié)協(xié)議，與寫傳輸相比讀傳輸相對復
18(b) 寫字協(xié)議圖3.5 SMBus 總線寫字/字節(jié)帶 PEC 協(xié)議．讀字/字節(jié)(read byte/word) 3.6 和 3.7 分別為不帶和帶 PEC 的讀字/字節(jié)協(xié)議，與寫傳輸相比讀傳輸。如圖所示，進行讀字/字節(jié)傳輸時，主設備在啟動開始條件后，首先備的 7bit 地址和 1bit 數據傳輸方向位 Wr(0)，表示接下來進行的是主設傳輸，從設備響應后主設備向從設備寫入一個命令代碼字節(jié)。從設備響起重復的啟動條件（在沒有停止條件時重新發(fā)起一個開始條件），以滿向變化的要求。重復的開始條件之后主設備再次發(fā)送從設備的 7bit 地址向位 Rd(1)，表示接下來進行從設備到主設備的傳輸。之后從設備返回節(jié)的數據，每接收到一個字節(jié)，主設備都做出響應。需要注意：在重復沒有停止條件，并且最后的 NACK(N)表示主設備不再響應，讀取數據
【參考文獻】：
期刊論文
[1]基于VCS的固存壞塊仿真系統(tǒng)設計與應用[J]. 劉國斌,祝周榮,寧靜,劉攀,陳恩耀. 計算機測量與控制. 2018(04)
[2]基于UVM的高效SOC驗證環(huán)境[J]. 張軍,常國鋒. 科技通報. 2012(12)
[3]提高驗證速度,縮短芯片設計流程[J]. 集成電路應用. 2012(04)
[4]系統(tǒng)管理總線（SMBus）[J]. 路秋生,程維東,王昭玲. 電子世界. 2012(03)
[5]集成電路功能驗證方法[J]. 席筱穎. 科技傳播. 2010(23)
[6]基于SystemVerilog語言的設計驗證技術[J]. 閆沫,張媛. 現(xiàn)代電子技術. 2008(06)
[7]SystemVerilog斷言及其應用[J]. 陳先勇,徐偉俊,楊鑫,夏宇聞. 中國集成電路. 2007(09)
[8]SMBus協(xié)議分析及其在雙MCU通訊中的應用[J]. 崔健,魯志平. 微計算機信息. 2004(06)
碩士論文
[1]基于Verification IP驗證方法的AXI總線系統(tǒng)設計與實現(xiàn)[D]. 周方健.西安電子科技大學 2017
[2]基于多核片上系統(tǒng)的自動驗證平臺關鍵技術研究[D]. 姜勇.西安電子科技大學 2012
[3]基于System Verilog的FC-AE接口芯片的功能驗證[D]. 饒全林.電子科技大學 2011
[4]基于System Verilog的功能驗證方法研究[D]. 程剛.華南理工大學 2010
[5]SoC片上總線的研究[D]. 楊帆.西北工業(yè)大學 2004
本文編號：3622158
【文章來源】：西安電子科技大學陜西省211工程院校教育部直屬院校
【文章頁數】：98 頁
【學位級別】：碩士
【部分圖文】：
UVM中phase的執(zhí)行順序圖中一共有21種phase，其中白色的8種phase是不消耗仿真時間的function
(b) 寫字協(xié)議圖3.4 SMBus 總線寫字/字節(jié)不帶 PEC 協(xié)議(a) 寫字節(jié)協(xié)議(b) 寫字協(xié)議圖3.5 SMBus 總線寫字/字節(jié)帶 PEC 協(xié)議2．讀字/字節(jié)(read byte/word)圖 3.6 和 3.7 分別為不帶和帶 PEC 的讀字/字節(jié)協(xié)議，與寫傳輸相比讀傳輸相對復
18(b) 寫字協(xié)議圖3.5 SMBus 總線寫字/字節(jié)帶 PEC 協(xié)議．讀字/字節(jié)(read byte/word) 3.6 和 3.7 分別為不帶和帶 PEC 的讀字/字節(jié)協(xié)議，與寫傳輸相比讀傳輸。如圖所示，進行讀字/字節(jié)傳輸時，主設備在啟動開始條件后，首先備的 7bit 地址和 1bit 數據傳輸方向位 Wr(0)，表示接下來進行的是主設傳輸，從設備響應后主設備向從設備寫入一個命令代碼字節(jié)。從設備響起重復的啟動條件（在沒有停止條件時重新發(fā)起一個開始條件），以滿向變化的要求。重復的開始條件之后主設備再次發(fā)送從設備的 7bit 地址向位 Rd(1)，表示接下來進行從設備到主設備的傳輸。之后從設備返回節(jié)的數據，每接收到一個字節(jié)，主設備都做出響應。需要注意：在重復沒有停止條件，并且最后的 NACK(N)表示主設備不再響應，讀取數據
【參考文獻】：
期刊論文
[1]基于VCS的固存壞塊仿真系統(tǒng)設計與應用[J]. 劉國斌,祝周榮,寧靜,劉攀,陳恩耀. 計算機測量與控制. 2018(04)
[2]基于UVM的高效SOC驗證環(huán)境[J]. 張軍,常國鋒. 科技通報. 2012(12)
[3]提高驗證速度,縮短芯片設計流程[J]. 集成電路應用. 2012(04)
[4]系統(tǒng)管理總線（SMBus）[J]. 路秋生,程維東,王昭玲. 電子世界. 2012(03)
[5]集成電路功能驗證方法[J]. 席筱穎. 科技傳播. 2010(23)
[6]基于SystemVerilog語言的設計驗證技術[J]. 閆沫,張媛. 現(xiàn)代電子技術. 2008(06)
[7]SystemVerilog斷言及其應用[J]. 陳先勇,徐偉俊,楊鑫,夏宇聞. 中國集成電路. 2007(09)
[8]SMBus協(xié)議分析及其在雙MCU通訊中的應用[J]. 崔健,魯志平. 微計算機信息. 2004(06)
碩士論文
[1]基于Verification IP驗證方法的AXI總線系統(tǒng)設計與實現(xiàn)[D]. 周方健.西安電子科技大學 2017
[2]基于多核片上系統(tǒng)的自動驗證平臺關鍵技術研究[D]. 姜勇.西安電子科技大學 2012
[3]基于System Verilog的FC-AE接口芯片的功能驗證[D]. 饒全林.電子科技大學 2011
[4]基于System Verilog的功能驗證方法研究[D]. 程剛.華南理工大學 2010
[5]SoC片上總線的研究[D]. 楊帆.西北工業(yè)大學 2004
本文編號：3622158
本文鏈接：http://sikaile.net/kejilunwen/dianzigongchenglunwen/3622158.html
