數(shù)字功放作為數(shù)字化發(fā)展史上的一條重要分支,憑借其良好的抗EMI性能、穩(wěn)定的工作模式以及低損耗、超高效的輸出特性,極大的推動了工程技術(shù)的發(fā)展,早已被廣泛應(yīng)用于視音頻領(lǐng)域、聲吶探測、射頻調(diào)制及測井傳輸系統(tǒng)中。然而數(shù)字功放的核心在于開關(guān)脈沖信號的調(diào)制模式上。本文在充分查閱相關(guān)文獻(xiàn)資料的基礎(chǔ)上,針對現(xiàn)有的脈沖調(diào)制模式存在精度低、抗EMI性能差等方面的不足,提出了一種將常用于D/A芯片設(shè)計領(lǐng)域的Sigma-Delta調(diào)制算法應(yīng)用到D類功放中的全數(shù)字調(diào)制方案,使得系統(tǒng)可以不進(jìn)行D/A變換就能直接將數(shù)字信號調(diào)制輸出。研究內(nèi)容如下:本文首先對功率放大器的分類及其調(diào)制技術(shù)的發(fā)展歷程做了介紹。在分析數(shù)字功放基本調(diào)制模型的基礎(chǔ)上,重點對Sigma-Delta調(diào)制進(jìn)行了理論分析。然后對Sigma-Delta調(diào)制體系中影響調(diào)制系統(tǒng)信噪比的過采樣技術(shù)及噪聲整形技術(shù)進(jìn)行了理論分析及數(shù)學(xué)推導(dǎo)。其次,分別對Sigma-Delta調(diào)制算法中采用的數(shù)字上變頻結(jié)構(gòu)及Sigma-Delta調(diào)制器模塊的穩(wěn)定性能進(jìn)行了理論分析。提出了采用HB插值濾波器級聯(lián)CIC插值濾波器結(jié)構(gòu)的數(shù)字上變頻方案,并進(jìn)行參數(shù)標(biāo)定。對高階Sigma-De... 

【文章來源】：燕山大學(xué)河北省

【文章頁數(shù)】：78 頁

【學(xué)位級別】：碩士

【部分圖文】：

五階1bit量化CIFB拓?fù)浣Y(jié)構(gòu)的Sigma-Delta調(diào)制器模型

圖 3-26 Sigma-Delta 調(diào)制系統(tǒng) Simulink 數(shù)學(xué)模型至此，經(jīng)過 Simulink 建模分析，Sigma-Delta 調(diào)制系統(tǒng)各項功能指標(biāo)均已經(jīng)達(dá)到，從系統(tǒng)功能上看，該調(diào)制系統(tǒng)可以等效于 Sigma-Delta 型 DAC 芯片的功能。最終在Simulink 平臺仿真下可以實現(xiàn)一個設(shè)計精度為 17.16 bit 左右的 Sigma-Delta 調(diào)制系統(tǒng)。3.5 本章小結(jié)本章在對數(shù)字上變頻部分?jǐn)?shù)字插值濾波器原理進(jìn)行詳細(xì)分析的基礎(chǔ)上，對插值濾波系統(tǒng)中的 2 級 HB 插值器及 CIC 插值器分別進(jìn)行了詳細(xì)的參數(shù)設(shè)計及 Simulink仿真。分析了單 bit 量化調(diào)制器的穩(wěn)定性問題，最后通過 Delta-Sigma-Toolbox 工具來對調(diào)制器系統(tǒng)進(jìn)行設(shè)計優(yōu)化。設(shè)計了一款五階 1 bit 量化 CIFB 結(jié)構(gòu)的 Sigma-Delta調(diào)制器。最終調(diào)制系統(tǒng)在 Simulink 仿真下能夠達(dá)到 17.16 bit 左右的精度。

第 4 章 Sigma-Delta 調(diào)制系統(tǒng)的 FPGA 設(shè)計本文第 1 級 HB 濾波器需要對輸入的 ast_sink_data=16 bit 的信號進(jìn)行 2 倍過采樣。為了保證輸出精度，模塊輸出信號 ast_source_data 配置為全精度的 32 bit 輸出。HB 濾波器采用分布式算法結(jié)構(gòu)以節(jié)省器件邏輯資源。將設(shè)計的濾波器系數(shù) COE 文件通過 Edit Coefficient Set 導(dǎo)入 IP 核，并將濾波器的系數(shù)量化為 16 bit 的精度。設(shè)計可達(dá)到與 Matlab 設(shè)計時相近的衰減要求。IP 核的具體配置參數(shù)如圖 4-1 所示。

【參考文獻(xiàn)】：
期刊論文
[1]一種高速高精度AB類全差分運算放大器的設(shè)計[J]. 張鎮(zhèn),王雪原,馮奕.  電子與封裝. 2019(04)
[2]4GS/s-12bit ADC內(nèi)置數(shù)字下變頻器（DDC）的ASIC實現(xiàn)[J]. 薛金鑫,馬崇鶴,周磊,吳旦昱,武錦.  微電子學(xué)與計算機. 2019(01)
[3]聲波遠(yuǎn)探測測井儀發(fā)射電路的優(yōu)化實現(xiàn)[J]. 賀洪斌,晁永勝,汪正波.  應(yīng)用聲學(xué). 2018(02)
[4]Welch功率譜估計中窗函數(shù)的選擇與算法分析[J]. 邢曉晴,朱根民.  計算機時代. 2018(02)
[5]基于Verilog HDL的功率開關(guān)器件控制信號死區(qū)時間設(shè)置[J]. 姚景遠(yuǎn),朱忠尼,宋慶國,張簡威.  空軍預(yù)警學(xué)院學(xué)報. 2017(04)
[6]聲吶發(fā)射機中D類功率放大器的設(shè)計[J]. 車賀賓,江鵬.  電聲技術(shù). 2017(02)
[7]等波紋線性相位FIR濾波器設(shè)計與實現(xiàn)[J]. 方獻(xiàn)更.  計算機與數(shù)字工程. 2016(12)
[8]高效D類音頻功率放大器在汽車上的應(yīng)用[J]. 鮑明慶,王赟.  汽車電器. 2015(12)
[9]射頻與微波功率放大器的分類研究現(xiàn)狀[J]. 吳淘鎖,鄔海峰.  物聯(lián)網(wǎng)技術(shù). 2015(12)
[10]基于ModelSim的自動化邏輯驗證平臺設(shè)計[J]. 黃伊楠,謝育.  電子技術(shù)與軟件工程. 2015(07)

博士論文
[1]高性能帶通∑△模數(shù)轉(zhuǎn)換器芯片研究與實現(xiàn)[D]. 曹天霖.浙江大學(xué) 2017
[2]UPWM型數(shù)字D類音頻功放關(guān)鍵技術(shù)研究[D]. 于澤琦.西北工業(yè)大學(xué) 2015

碩士論文
[1]高精度sigma-delta DAC中數(shù)字ASIC的設(shè)計[D]. 欒勃.哈爾濱工業(yè)大學(xué) 2017
[2]基于FPGA的D類音頻功率放大器的設(shè)計[D]. 朱亮.西安電子科技大學(xué) 2017
[3]D類音頻功率放大器的研究與設(shè)計[D]. 楊力.電子科技大學(xué) 2016
[4]Sigma-Delta DAC數(shù)字調(diào)制器研究、設(shè)計及FPGA實現(xiàn)[D]. 馬霄偉.中國科學(xué)技術(shù)大學(xué) 2015
[5]FPGA時序收斂分析及仿真[D]. 錢鵬.中國科學(xué)院研究生院（光電技術(shù)研究所） 2015
[6]FPGA靜態(tài)時序分析的研究與實現(xiàn)[D]. 許天一.哈爾濱工業(yè)大學(xué) 2014
[7]一種擴頻通信收發(fā)系統(tǒng)硬件方案設(shè)計與設(shè)備集成[D]. 孫煜豐.北京大學(xué) 2014
[8]基于壓縮感知的語音信號編碼技術(shù)研究[D]. 沈丹丹.南京郵電大學(xué) 2012
[9]D類音頻功放DAC中插值濾波器的研究[D]. 徐燕.南昌大學(xué) 2008



本文編號：3544847