發(fā)布時(shí)間：2017-05-10 09:11

  本文關(guān)鍵詞：一種應(yīng)用于TDC的低抖動(dòng)延遲鎖相環(huán)電路設(shè)計(jì)，由筆耕文化傳播整理發(fā)布。

【摘要】：本文采用雙延遲線和防錯(cuò)鎖控制結(jié)構(gòu),結(jié)合對(duì)電荷泵等關(guān)鍵模塊版圖對(duì)稱性的匹配控制,設(shè)計(jì)了一種針對(duì)(Time-to-Digital Converter,TDC)應(yīng)用的寬動(dòng)態(tài)鎖定范圍、低靜態(tài)相位誤差延遲鎖相環(huán)(Delay-Locked Loop,DLL)電路.基于TSMC 0.35μm CMOS工藝,完成了電路的仿真和流片驗(yàn)證.測(cè)試結(jié)果表明,DLL頻率鎖定范圍為40MHz-200MHz;靜態(tài)相位誤差161ps@125MHz;在無噪聲輸入的理想時(shí)鐘驅(qū)動(dòng)下,200MHz頻率點(diǎn)下的峰-峰值抖動(dòng)最大為85.3ps,均方根抖動(dòng)最大為9.44ps,可滿足亞納秒級(jí)時(shí)間分辨的TDC應(yīng)用需求.
【作者單位】： 東南大學(xué)無錫分校;東南大學(xué)集成電路學(xué)院;
【關(guān)鍵詞】： 延遲鎖相環(huán) 時(shí)間數(shù)字轉(zhuǎn)換器 靜態(tài)相位誤差 寬動(dòng)態(tài)范圍 時(shí)鐘抖動(dòng)
【基金】：江蘇省自然科學(xué)基金(No.BK2012559) 中央高�；究蒲袠I(yè)務(wù)費(fèi)專項(xiàng)資金資助,江蘇省普通高校研究生科研創(chuàng)新計(jì)劃資助項(xiàng)目(No.SJLX15_0098)
【分類號(hào)】：TN911.8
【正文快照】： x TDC的應(yīng)用需求.DLL內(nèi)部壓控延遲線所產(chǎn)生的多相5 H 均勻分布時(shí)鐘用于剩余誤差時(shí)間的細(xì)分辨,受控延遲延遲鎖相環(huán)(Delay-Locked Loop,DLL)因其獨(dú)有 線輸出時(shí)鐘作為高段位線性反饋移位寄存器(Linear的多相交錯(cuò)時(shí)鐘輸出特性,廣泛應(yīng)用于高穩(wěn)定數(shù)字同 Feedback Shift Register,LFS

  本文關(guān)鍵詞：一種應(yīng)用于TDC的低抖動(dòng)延遲鎖相環(huán)電路設(shè)計(jì)，由筆耕文化傳播整理發(fā)布。

，

本文編號(hào)：354403