大程度上降低了對(duì)器件的要求,實(shí)現(xiàn)起來更為靈活。現(xiàn)代雷達(dá)正朝著更寬的信號(hào)帶寬,更高的精度,更強(qiáng)的抗干擾特性以及更加靈活的系統(tǒng)構(gòu)造持續(xù)發(fā)展著,傳統(tǒng)雷達(dá)接收機(jī)的本振解調(diào)一般由模擬電路實(shí)現(xiàn),A/D卡的采集通常在中頻進(jìn)行。但前端更多的模擬器件使得系統(tǒng)在靈活性、抗干擾能力、分辨率及可靠性等方面都受到了極大的限制,軟件化雷達(dá)正式在這樣的需求下應(yīng)運(yùn)而生。在軟件無線電系統(tǒng)中,數(shù)模轉(zhuǎn)換器越來越靠近射頻天線。正交解調(diào),濾波等大部分信號(hào)處理工作都由數(shù)字器件完成,并由系統(tǒng)軟件控制,進(jìn)而形成了“全數(shù)字接收機(jī)的概念”。全數(shù)字接收機(jī)所帶來好處是顯而易見的,但隨著信號(hào)帶寬的日益增長(zhǎng),采樣率也不斷地提升。盡管信道化接收和并行采集的概念使得市面上A/D板卡性能越來越高,但后端處理器的速度卻不能匹配前端的高速信號(hào)。寬帶下變頻的研究便成了軟件無線電的熱門研究?jī)?nèi)容之一。本文內(nèi)容正是基于FPGA的寬帶數(shù)字下變頻技術(shù)研究。目標(biāo)信號(hào)為中頻400MHz,帶寬120MHz,時(shí)寬2000ns的線性調(diào)頻信號(hào),以1.2GSPS的采樣率進(jìn)行14bit精度的采樣,要求完成正交解調(diào)和8倍抽取濾波且?guī)庖种菩阅懿簧儆?0dB。本文提出的通用寬帶數(shù)字下變...

【文章來源】： 電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：82 頁

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 研究工作的背景與意義
    1.2 國(guó)內(nèi)外研究歷史與現(xiàn)狀
        1.2.1 DDC研究現(xiàn)狀
        1.2.2 數(shù)控振蕩器研究現(xiàn)狀
        1.2.3 FIR濾波器實(shí)現(xiàn)研究現(xiàn)狀
    1.3 主要貢獻(xiàn)與創(chuàng)新
    1.4 論文的結(jié)構(gòu)安排
第二章 寬帶數(shù)字下變頻基本原理
    2.1 信號(hào)采樣理論
    2.2 信號(hào)正交解調(diào)原理
    2.3 信號(hào)的抽取
        2.3.1 信號(hào)抽取的基本原理
        2.3.2 關(guān)于抽取的三個(gè)重要恒等式
        2.3.3 抽取濾波器
    2.4 寬帶數(shù)字下變頻系統(tǒng)介紹
    2.5 常用寬帶數(shù)字下變頻算法
        2.5.1 兩倍抽取
        2.5.2 最小公倍混頻器后置結(jié)構(gòu)
        2.5.3 可重構(gòu)下變頻結(jié)構(gòu)
    2.6 本章小結(jié)
第三章 應(yīng)用于寬帶數(shù)字下變頻的數(shù)控振蕩器設(shè)計(jì)
    3.1 數(shù)控振蕩器概述
    3.2 傳統(tǒng)數(shù)字本振信號(hào)產(chǎn)生方法
        3.2.1 直接頻率合成基本原理
        3.2.2 基于LUT的NCO設(shè)計(jì)
        3.2.3 基于傳統(tǒng)CORDIC算法的NCO設(shè)計(jì)
    3.3 基于改進(jìn)型CORDIC算法的NCO設(shè)計(jì)
        3.3.1 象限折疊原理
        3.3.2 基于改進(jìn)型CORDIC算法的NCO硬件實(shí)現(xiàn)
    3.4 多路并行化NCO設(shè)計(jì)
        3.4.1 多路并行原理
        3.4.2 多路并行NCO的硬件實(shí)現(xiàn)
    3.5 NCO性能分析
    3.6 本章小結(jié)
第四章 基于FPGA的寬帶數(shù)字下變頻系統(tǒng)設(shè)計(jì)
    4.1 Xilinx7系列FPGA基本結(jié)構(gòu)
    4.2 雷達(dá)信號(hào)參數(shù)要求
    4.3 基于IPCore的DDC設(shè)計(jì)方案
    4.4 本文的DDC設(shè)計(jì)方案
        4.4.1 第一級(jí)FIR濾波器設(shè)計(jì)
        4.4.2 第二級(jí)FIR濾波器設(shè)計(jì)
    4.5 混頻模塊的實(shí)現(xiàn)
    4.6 低通濾波模塊實(shí)現(xiàn)
        4.6.1 第一級(jí)FIR濾波器實(shí)現(xiàn)
        4.6.2 第二級(jí)FIR濾波器實(shí)現(xiàn)
    4.7 本章小結(jié)
第五章 系統(tǒng)仿真與驗(yàn)證
    5.1 實(shí)驗(yàn)平臺(tái)
    5.2 改進(jìn)型CORDIC算法仿真結(jié)果
    5.3 寬帶數(shù)字下變頻系統(tǒng)實(shí)驗(yàn)仿真
        5.3.1 系統(tǒng)參數(shù)
        5.3.2 系統(tǒng)輸入
        5.3.3 混頻結(jié)果分析
        5.3.4 第一級(jí)濾波輸出
        5.3.5 第二級(jí)濾波輸出
    5.4 基于IPCore的實(shí)現(xiàn)方式仿真
    5.5 性能參數(shù)分析
    5.6 本章小結(jié)
第六章 總結(jié)與展望
    6.1 論文總結(jié)
    6.2 后續(xù)工作
致謝
參考文獻(xiàn)
攻讀碩士學(xué)位期間取得的成果


【參考文獻(xiàn)】：
期刊論文
[1]免縮放因子CORDIC算法改進(jìn)及FPGA實(shí)現(xiàn) [J]. 張存生,張德學(xué),王超,韓學(xué)森,冀貞賢,杜飛飛.  中國(guó)集成電路. 2017(03)
[2]CORDIC算法的優(yōu)化及實(shí)現(xiàn) [J]. 劉小寧,謝宜壯,陳禾,閆雯,陳冬.  北京理工大學(xué)學(xué)報(bào). 2015(11)
[3]寬帶數(shù)字信道化接收機(jī)綜述 [J]. 龔仕仙,魏璽章,黎湘.  電子學(xué)報(bào). 2013(05)
[4]并行數(shù)字下變頻中的NCO實(shí)現(xiàn)研究 [J]. 郭連平,田書林,王志剛,羅浚溢.  儀器儀表學(xué)報(bào). 2012(05)
[5]雷達(dá)技術(shù)發(fā)展規(guī)律和宏觀趨勢(shì)分析 [J]. 楊建宇.  雷達(dá)學(xué)報(bào). 2012(01)
[6]一種基于FPGA的FIR濾波器實(shí)現(xiàn)結(jié)構(gòu) [J]. 何健標(biāo),王宏遠(yuǎn),郭躍,陳筱倩.  微電子學(xué)與計(jì)算機(jī). 2008(03)
[7]DDS的相位截?cái)嗉跋鄳?yīng)的雜散信號(hào)分析 [J]. 李海松,張奇榮,權(quán)海洋.  微電子學(xué)與計(jì)算機(jī). 2006(02)
[8]基于多相濾波高效結(jié)構(gòu)的寬帶DDC及其FPGA實(shí)現(xiàn) [J]. 吳偉,唐斌,張鵬.  數(shù)據(jù)采集與處理. 2004(02)
[9]DDS中幾種關(guān)鍵的ROM壓縮方法 [J]. 孟玉潔,賈懷義,陶成.  天津通信技術(shù). 2004(01)
[10]直接數(shù)字頻率合成器中的相位噪聲分析 [J]. 張駿凌,張玉興.  電子科技大學(xué)學(xué)報(bào). 1999(01)

博士論文
[1]領(lǐng)域?qū)Ｓ每芍貥?gòu)計(jì)算結(jié)構(gòu)研究[D]. 王侃文.復(fù)旦大學(xué). 2011
[2]寬帶數(shù)字接收機(jī)關(guān)鍵技術(shù)研究及系統(tǒng)實(shí)現(xiàn)[D]. 王洪.電子科技大學(xué). 2007
[3]數(shù)字接收機(jī)若干技術(shù)研究及系統(tǒng)實(shí)現(xiàn)[D]. 鄭立崗.電子科技大學(xué). 2004

碩士論文
[1]CORDIC算法的優(yōu)化研究及其硬件實(shí)現(xiàn)[D]. 戚芳芳.湖南大學(xué). 2012



本文編號(hào)：3533464