未來(lái)的許多探測(cè)任務(wù)很大程度上依賴于裝有尖端科學(xué)儀器和擁有先進(jìn)導(dǎo)航能力的高自主移動(dòng)機(jī)器人。為了使這些移動(dòng)機(jī)器人能夠探索更大的區(qū)域,提高它們的導(dǎo)航速度是非常有必要的。視覺(jué)里程計(jì)作為移動(dòng)機(jī)器人的一部分,因?yàn)槠淇煽康男阅芎蛷V泛的應(yīng)用而引起了越來(lái)越多的關(guān)注。但視覺(jué)里程計(jì)需要在CPU上運(yùn)行特征提取及匹配等復(fù)雜的計(jì)算機(jī)視覺(jué)算法,這需要較長(zhǎng)的執(zhí)行時(shí)間,導(dǎo)致其移動(dòng)速度相對(duì)緩慢。因此,在機(jī)器人上實(shí)現(xiàn)特征提取及匹配等算法并達(dá)到更高數(shù)量級(jí)的執(zhí)行速度成為亟待解決的首要問(wèn)題。本課題為解決這個(gè)問(wèn)題,開展了單目視覺(jué)里程計(jì)軟硬件協(xié)同設(shè)計(jì)的研究。針對(duì)基于特征點(diǎn)法的單目視覺(jué)里程計(jì)各步驟的計(jì)算量,本文對(duì)單目視覺(jué)里程計(jì)的計(jì)算任務(wù)進(jìn)行了合理劃分,并分別映射到系統(tǒng)的軟硬件上面進(jìn)行了實(shí)現(xiàn)。利用SOC的FPGA資源實(shí)現(xiàn)了SURF特征點(diǎn)檢測(cè)算法、BRIEF特征點(diǎn)描述算法和特征點(diǎn)匹配算法,并通過(guò)VDMA對(duì)數(shù)據(jù)進(jìn)行傳輸。利用SOC的ARM實(shí)現(xiàn)對(duì)FPGA端的控制以及數(shù)據(jù)的調(diào)度。為了實(shí)現(xiàn)SOC與PC間的高速傳輸,利用FPGA設(shè)計(jì)了一個(gè)高速的UDP/IP協(xié)議棧內(nèi)核,通過(guò)該內(nèi)核將匹配好的特征點(diǎn)傳輸?shù)絇C。最后在PC上對(duì)接收到的數(shù)據(jù)進(jìn)行位姿計(jì)算,實(shí)現(xiàn)... 

【文章來(lái)源】：哈爾濱工業(yè)大學(xué)黑龍江省 211工程院校 985工程院校

【文章頁(yè)數(shù)】：65 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

網(wǎng)絡(luò)調(diào)試助手驗(yàn)證結(jié)果

圖 5-2 ping 命令及 Wireshark 抓包結(jié)果用 FPGA 實(shí)現(xiàn)了最小的 UDP/IP 協(xié)議棧。通過(guò)僅實(shí)現(xiàn) UD征來(lái)達(dá)到高度定制化，并且采用高度流水線架構(gòu)以實(shí)現(xiàn)高種參數(shù)，如數(shù)據(jù)包間隙，源和目標(biāo)地址以及端口號(hào)來(lái)提高協(xié)議棧主要適用于那些直接在 FPGA 中實(shí)現(xiàn)算法，且需要

測(cè)試結(jié)果與真實(shí)軌跡對(duì)比

【參考文獻(xiàn)】：
期刊論文
[1]千兆UDP/IP協(xié)議棧FPGA實(shí)現(xiàn)及其在高速成像系統(tǒng)中的應(yīng)用[J]. 鄭天宇,尹達(dá)一.  現(xiàn)代電子技術(shù). 2018(18)



本文編號(hào)：3522583