發(fā)布時(shí)間：2021-11-22 02:15

　　X射線探測(cè)系統(tǒng)作為同步輻射裝置應(yīng)用的一種,廣泛應(yīng)用于醫(yī)療、工業(yè)CT、關(guān)鍵零件的無(wú)損檢測(cè)等領(lǐng)域�？v觀X射線探測(cè)系統(tǒng)的發(fā)展,其關(guān)鍵技術(shù)基本被國(guó)外所掌握甚至是壟斷,DECTRIS公司開(kāi)發(fā)的整套面陣型探測(cè)系統(tǒng)售價(jià)甚至高達(dá)1000萬(wàn)美元以上。X射線探測(cè)器讀出芯片作為該系統(tǒng)的核心部件之一,在整個(gè)系統(tǒng)中占據(jù)了至關(guān)重要的地位,高性能讀出芯片亦是X射線探測(cè)領(lǐng)域熱門(mén)的研究方向之一。X射線探測(cè)器讀出芯片是一種數(shù)模混合類(lèi)型的芯片,內(nèi)部包含數(shù)字電路和模擬電路。模擬電路具有電荷積分、模數(shù)轉(zhuǎn)換的功能,代表X射線粒子能量的信息最終以數(shù)字信號(hào)的形式輸出,后級(jí)的數(shù)字電路則完成噪聲抑制、數(shù)據(jù)寫(xiě)入、讀出以及模式配置等工作。在全局時(shí)序的控制下,芯片各個(gè)子電路進(jìn)行有序的配合,最終完成信息的讀出。本文從實(shí)際工程應(yīng)用的角度出發(fā),著重?cái)⑹隽薠射線探測(cè)器讀出芯片中數(shù)字電路的設(shè)計(jì)。讀出芯片集成了修調(diào)電路、移位寫(xiě)入讀出電路以及全局時(shí)序控制電路、SPI接口等數(shù)字電路。修調(diào)電路能夠抑制前級(jí)模擬電路的噪聲。移位寫(xiě)入和讀出電路為芯片提供了數(shù)據(jù)輸入輸出的接口,芯片數(shù)據(jù)在輸出的同時(shí),外部輸入的數(shù)據(jù)也被寫(xiě)入到芯片內(nèi)部。外部寫(xiě)入的數(shù)據(jù)能周期性的刷新芯片像素... 

【文章來(lái)源】：湘潭大學(xué)湖南省

【文章頁(yè)數(shù)】：77 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

工x射線探測(cè)器讀出芯片架構(gòu)示意圖

數(shù)字驅(qū)動(dòng)電路內(nèi)部結(jié)構(gòu)如圖 2.2 所示，包含時(shí)鐘模塊、復(fù)位模塊、SPI 從機(jī)接口、命令譯碼模塊、邏輯控制模塊以及緩沖電路模塊。通過(guò)向 SPI 從機(jī)接口發(fā)送相應(yīng)的指令，將模式信息和參數(shù)寫(xiě)入至 X 射線探測(cè)器讀出芯片中，內(nèi)部的指令譯碼模塊則將指令轉(zhuǎn)換成相應(yīng)的控制信息和操作數(shù)據(jù)。邏輯控制模塊則是產(chǎn)生像素陣列工作時(shí)的各個(gè)控制信號(hào)，控制信號(hào)的有效時(shí)間會(huì)根據(jù)命令譯碼模塊輸出的結(jié)果進(jìn)行相應(yīng)的調(diào)整，以實(shí)現(xiàn)探測(cè)模式、曝光時(shí)間、曝光次數(shù)等各種設(shè)置功能。緩沖電路的實(shí)質(zhì)是一個(gè)反相器網(wǎng)絡(luò)，主要作用是為相應(yīng)信號(hào)提供一定的驅(qū)動(dòng)能力。本文所設(shè)計(jì)的 X 射線探測(cè)器讀出芯片，其時(shí)鐘、復(fù)位和其他的控制信號(hào)需要驅(qū)動(dòng) 4096 個(gè)像素單元，必須具有很高的帶負(fù)載能力。時(shí)鐘模塊、復(fù)位模塊和邏輯控制模塊的輸出信號(hào)顯然不可能具備上述要求的驅(qū)動(dòng)能力或者說(shuō)是帶負(fù)載能力，為了增強(qiáng)對(duì)應(yīng)信號(hào)的帶負(fù)載能力，緩沖電路應(yīng)運(yùn)而生。經(jīng)過(guò)緩沖電路處理后的時(shí)鐘、復(fù)位和控制信號(hào)，不僅驅(qū)動(dòng)能力得到了增強(qiáng)，而且能夠保證處理后的信號(hào)達(dá)到各個(gè)像素單元的延時(shí)基本一致，更加契合時(shí)序的要求。關(guān)于緩沖電路和布線的相關(guān)內(nèi)容會(huì)在 2.2.3 小節(jié)中進(jìn)行詳細(xì)描述，在此不再作過(guò)多說(shuō)明。

采用內(nèi)部串行通信，外部并行通信的方案完成數(shù)據(jù)的讀出，該方法吸取了上述兩種讀出方式各自的優(yōu)點(diǎn)，并且能夠平衡芯片的面積和功耗。其核心思想是將整個(gè)像素陣列分為幾條獨(dú)立的鏈路，每條鏈路之間相互獨(dú)立，各個(gè)鏈路的數(shù)據(jù)并行輸出，鏈路內(nèi)部的相鄰像素之間則采用串行通信的方式[18]。此方法能夠減少像素陣列內(nèi)部的連線，位于同一鏈路的相鄰像素之間僅采用一根信號(hào)線進(jìn)行數(shù)據(jù)傳輸，大大減小了每個(gè)像素單元的面積，各個(gè)鏈路的數(shù)據(jù)獨(dú)立并行的輸出，在時(shí)鐘頻率不變的條件下又提高了數(shù)據(jù)傳輸?shù)乃俾剩_(dá)到了平衡芯片功耗和面積的目的。4096 個(gè)像素單元，若分成 16 條鏈路，每條鏈路中有 256 個(gè)像素單元，因此在 10μs 內(nèi)只需要讀出 3072 比特（256×12）數(shù)據(jù)，可以計(jì)算出最小的時(shí)鐘頻率為 30.72MHz，芯片需要 16 個(gè)配置數(shù)據(jù)輸入端口和 16 個(gè)數(shù)據(jù)輸出端口。若分為4 條鏈路，則最小的時(shí)鐘頻率為 122.88MHz，僅僅需要 4 個(gè)配置數(shù)據(jù)輸入端口和4 個(gè)數(shù)據(jù)輸出端口。若分為 8 條鏈路，則最小的時(shí)鐘頻率為 61.44MHz，一共需要 8 個(gè)配置數(shù)據(jù)輸入端口和 8 個(gè)數(shù)據(jù)輸出端口。綜合考慮，最終采用將像素陣列分為 8 條鏈路的方案，整體結(jié)構(gòu)如圖 2.3 所示。


本文編號(hào)：3510728