受環(huán)境變化和老化的影響,物理不可克隆函數(shù)(PUF)會(huì)呈現(xiàn)輸出不可靠的問題,這會(huì)降低它們?cè)谧R(shí)別和認(rèn)證應(yīng)用中的接受度。改善PUF可靠性的現(xiàn)有方法包括更好的結(jié)構(gòu)設(shè)計(jì)、后處理誤差校正、不匹配選擇等,但這些方法在測(cè)試時(shí)間和設(shè)計(jì)開銷方面成本較高。因此,提出了一種針對(duì)PUF映射單元的穩(wěn)定性測(cè)試方案�；诹炕�(jìng)爭(zhēng)路徑延時(shí)差異的測(cè)試策略,通過識(shí)別和篩選掉使PUF結(jié)果不穩(wěn)定的映射單元,選擇性映射到合適的片(Slice)上,在SRAM型FPGA上實(shí)現(xiàn)了一個(gè)低資源開銷、高可靠性的SR-Latch PUF。實(shí)驗(yàn)結(jié)果表明,PUF單元被緊湊地映射進(jìn)一個(gè)Slice,其資源開銷較小。當(dāng)溫度變化為20℃～80℃、電壓波動(dòng)為0.8～1.2 V時(shí),在三個(gè)FPGA平臺(tái)進(jìn)行多次重復(fù)測(cè)試,沒有檢測(cè)到不可靠的PUF位,可靠性達(dá)到100%。

【文章來源】： 微電子學(xué). 2020,50(02)北大核心

【文章頁(yè)數(shù)】：6 頁(yè)

【文章目錄】：
0 引 言
1 SR-Latch PUF的基本原理
2 PUF可靠性分析
3 本文方法
    3.1 扇出插入原理
    3.2 本文架構(gòu)
    3.3 實(shí)驗(yàn)原理
4 實(shí)驗(yàn)結(jié)果
5 結(jié) 論



本文編號(hào)：3482492