AlGaN/GaN HEMT耐壓新結(jié)構(gòu)及開關(guān)特性研究
發(fā)布時間：2021-10-29 19:32
作為第三代半導體材料中的佼佼者-氮化鎵具有非常優(yōu)越的材料特性,成為了國內(nèi)外研究的熱點,被廣泛適用于電力電子領(lǐng)域。隨著對氮化鎵功率器件研究的進一步深入,許多問題也漸漸暴露出來。其中,氮化鎵功率器件耐壓能力遠低于理論極限與開/關(guān)態(tài)存在延遲這兩個問題尚未得到充分的解答。針對以上問題,本文進行了進一步的探索。首先,對現(xiàn)有提高氮化鎵功率器件耐壓能力常用的技術(shù)手段進行了簡單的說明,包括新的工藝和結(jié)構(gòu)等。同時,對其耐壓機理和存在的問題進行了討論。接下來總結(jié)了幾種泄漏電流和普遍的擊穿機制,并做出了一系列的分析和說明。最后,介紹了氮化鎵功率器件作為開/關(guān)型器件的現(xiàn)狀以及對影響其開/關(guān)特性的因素進行了簡要的分析和說明。在上文的基礎(chǔ)上,本文創(chuàng)新地提出了一種具有局部背勢壘的GOI HFET耐壓新結(jié)構(gòu)。該結(jié)構(gòu)的作用機理是:利用AlxGa1-xN和GaN材料自發(fā)極化效應不同的原理,使AlxGa1-xN局部背勢壘層和GaN溝道層界面電荷平衡后剩余負的極化電荷,耗盡部分柵漏漂移區(qū)溝道2DEG濃度,從而有效地調(diào)制溝道橫向電場峰值,提...
【文章來源】：電子科技大學四川省 211工程院校 985工程院校 教育部直屬院校
【文章頁數(shù)】：63 頁
【學位級別】：碩士
【部分圖文】：
GaN功率器件應用背景圖
電子科技大學碩士學位論文2）電流崩塌效應[21]。由于材料中陷阱會俘獲電子，一方面使溝道電子方面使能帶抬高引起對溝道層的進一步耗盡，從而形成對溝道電子具的虛柵[22]。由于充放電會造成瞬態(tài)，因此表現(xiàn)為器件的電流密度下降，塌效應。3）熱電子注入效應。溝道內(nèi)的電子在器件處于開態(tài)、關(guān)態(tài)或射頻工作有一定的幾率被強電場加速。形成的高能電子存在從溝道量子阱溢出的被表面陷阱或緩沖層陷阱俘獲從而使溝道電子密度降低，增加泄漏電流低跨導[23]。4）GaN 器件可靠性問題[24-25]。由于 GaN 器件的制造工藝尚不完善，沒的工藝流程。不同工藝流程及工藝的穩(wěn)定性不足等都會導致一些未知的器件性能的退化與失效。另外，如：泄漏電流、刻蝕損傷、表面態(tài)等問著 GaN 基器件的發(fā)展，尚有許多需要努力完善的地方。
1）AlGaN/GaN 異質(zhì)結(jié)可獲得較小的導通電阻。2）P-GaN 電流阻擋層與 GaN 緩沖層可以在垂直方向上承受高壓。3）提高單位芯片面積的電流能力。4）解決電流崩塌問題。隨著 GaN 自支撐襯底技術(shù)的完善，也進一步推動了 GaN VMOSFET 的OSFET 的主要優(yōu)勢：可實現(xiàn)高閾值電壓的增強型器件的同時有實現(xiàn)可恢穿的可能性。2016年日本羅姆公司[30]試制成功一個GaN增強性型VMOS件采用 GaN 底板，遷移率高達 133cm2/V.S，而且其芯片面積僅為原~75%。2007 年，在 Masakazu 等人[31]的報道中，制作了具有高質(zhì)量緩沖 VFETs 器件。該器件的核心技術(shù)即為同質(zhì)外延技術(shù)。圣巴巴拉大學對于ch MOSFETs 進行了一系列的研究。在圣巴巴拉大學[32]報道的 OG-FETs中，通過加入柵介質(zhì)和 GaN 插入層提高了 GaN trench MOSFETs 器件的率，改善了原有器件結(jié)構(gòu)遷移率低的情況。在 2017 年的最新報道中，提FETs 器件結(jié)構(gòu)如下圖 1-4 所示，器件的擊穿電壓提升至 1000V, 其閾值電，而導通電阻僅為 3.6 mΩ.cm2。
【參考文獻】：
期刊論文
[1]Novel high voltage RESURF Al GaN/GaN HEMT with charged buffer layer[J]. Jiayun XIONG,Chao YANG,Jie WEI,Junfeng WU,Bo ZHANG,Xiaorong LUO. Science China（Information Sciences）. 2016(04)
[2]GaN基HEMT場板結(jié)構(gòu)研究進展[J]. 默江輝,蔡樹軍. 半導體技術(shù). 2006(06)
本文編號：3465272
【文章來源】：電子科技大學四川省 211工程院校 985工程院校 教育部直屬院校
【文章頁數(shù)】：63 頁
【學位級別】：碩士
【部分圖文】：
GaN功率器件應用背景圖
電子科技大學碩士學位論文2）電流崩塌效應[21]。由于材料中陷阱會俘獲電子，一方面使溝道電子方面使能帶抬高引起對溝道層的進一步耗盡，從而形成對溝道電子具的虛柵[22]。由于充放電會造成瞬態(tài)，因此表現(xiàn)為器件的電流密度下降，塌效應。3）熱電子注入效應。溝道內(nèi)的電子在器件處于開態(tài)、關(guān)態(tài)或射頻工作有一定的幾率被強電場加速。形成的高能電子存在從溝道量子阱溢出的被表面陷阱或緩沖層陷阱俘獲從而使溝道電子密度降低，增加泄漏電流低跨導[23]。4）GaN 器件可靠性問題[24-25]。由于 GaN 器件的制造工藝尚不完善，沒的工藝流程。不同工藝流程及工藝的穩(wěn)定性不足等都會導致一些未知的器件性能的退化與失效。另外，如：泄漏電流、刻蝕損傷、表面態(tài)等問著 GaN 基器件的發(fā)展，尚有許多需要努力完善的地方。
1）AlGaN/GaN 異質(zhì)結(jié)可獲得較小的導通電阻。2）P-GaN 電流阻擋層與 GaN 緩沖層可以在垂直方向上承受高壓。3）提高單位芯片面積的電流能力。4）解決電流崩塌問題。隨著 GaN 自支撐襯底技術(shù)的完善，也進一步推動了 GaN VMOSFET 的OSFET 的主要優(yōu)勢：可實現(xiàn)高閾值電壓的增強型器件的同時有實現(xiàn)可恢穿的可能性。2016年日本羅姆公司[30]試制成功一個GaN增強性型VMOS件采用 GaN 底板，遷移率高達 133cm2/V.S，而且其芯片面積僅為原~75%。2007 年，在 Masakazu 等人[31]的報道中，制作了具有高質(zhì)量緩沖 VFETs 器件。該器件的核心技術(shù)即為同質(zhì)外延技術(shù)。圣巴巴拉大學對于ch MOSFETs 進行了一系列的研究。在圣巴巴拉大學[32]報道的 OG-FETs中，通過加入柵介質(zhì)和 GaN 插入層提高了 GaN trench MOSFETs 器件的率，改善了原有器件結(jié)構(gòu)遷移率低的情況。在 2017 年的最新報道中，提FETs 器件結(jié)構(gòu)如下圖 1-4 所示，器件的擊穿電壓提升至 1000V, 其閾值電，而導通電阻僅為 3.6 mΩ.cm2。
【參考文獻】：
期刊論文
[1]Novel high voltage RESURF Al GaN/GaN HEMT with charged buffer layer[J]. Jiayun XIONG,Chao YANG,Jie WEI,Junfeng WU,Bo ZHANG,Xiaorong LUO. Science China（Information Sciences）. 2016(04)
[2]GaN基HEMT場板結(jié)構(gòu)研究進展[J]. 默江輝,蔡樹軍. 半導體技術(shù). 2006(06)
本文編號：3465272
本文鏈接：http://sikaile.net/kejilunwen/dianzigongchenglunwen/3465272.html
最近更新
教材專著
