具有數(shù)字后端校正功能的9位50Ms/s SAR ADC設(shè)計(jì)
發(fā)布時(shí)間：2021-10-25 08:19
模數(shù)轉(zhuǎn)換器（Analog to Digital Convertor,ADC）是連接自然界模擬信號(hào)與數(shù)字處理系統(tǒng)的橋梁,是集成電路設(shè)計(jì)的一個(gè)重要方向。當(dāng)代無線便攜設(shè)備驅(qū)使模數(shù)轉(zhuǎn)換器向著高速、高精度以及低功耗的方向發(fā)展。與快閃型模數(shù)轉(zhuǎn)換器、流水線型模數(shù)轉(zhuǎn)換器相比,逐次逼近型模數(shù)轉(zhuǎn)換器（SARADC）擁有相對(duì)較低的功耗,中等甚至較高的轉(zhuǎn)換速度和精度以及簡單的結(jié)構(gòu)。其數(shù)字化程度高,能夠充分受益于當(dāng)代集成電路特征尺寸的日益縮小,因此被廣泛應(yīng)用,成為了模數(shù)轉(zhuǎn)換器設(shè)計(jì)領(lǐng)域的一大熱點(diǎn)。論文主要研究了應(yīng)用于便攜式數(shù)字處理系統(tǒng)的中精度、中速SARADC設(shè)計(jì),提出了 一種具有數(shù)字后端校正功能的精度9位,采樣率為50Ms/s的電容分段式SARADC。采用三態(tài)電荷重分配技術(shù),降低了開關(guān)切換的功耗,并且提高了電荷重分配的速度;采用動(dòng)態(tài)比較器提高比較速度,并且不消耗靜態(tài)功耗;最后,提出一種數(shù)字后端冗余校正方法,移除橋電容失配帶來的非線性,提高電路的性能。該ADC通過SMIC180nm工藝實(shí)現(xiàn),電源電壓1.8V。后仿結(jié)果表明,校正后的 ADC 的最大 DNL 和 INL 分別為+0.17/-0.67 LSB 和+0....
【文章來源】：浙江大學(xué)浙江省 211工程院校 985工程院校 教育部直屬院校
【文章頁數(shù)】：81 頁
【學(xué)位級(jí)別】：碩士
【部分圖文】：
圖１．２快閃型ＡＤＣ結(jié)構(gòu)示意圖??１．２．２兩級(jí)快閃型ＡＤＣ??
讀碼的質(zhì)量為１￣４０磅。＾％年，數(shù)學(xué)家Ｔａｒｔａｇｌｉａ提出了?一種新的方法，使用質(zhì)??量分別為１，２，４，８，１６，＾磅的珪碼，其算法類似今天的ＳＡＲＡＤＣ的基本算法。該??算法的量程在６３磅Ｗ內(nèi)，化原先的４０磅設(shè)定高出很多。稱重的過程如圖１．６所??示，假設(shè)我們所要稱重的物品是４５磅。??■＂Ｔ；；；；；；－?．假設(shè)物品質(zhì)量為４５磅??－????Ｘ＞?３２？?／?＼?是，最髙位１??二二二二?Ｘ?＞?（３２＂Ｈ１６）?？?否，第二位為０??．１１Ｈ…Ｈ?Ｘ?＞?（３２＋８）?？?是，第蘭位為１??－－Ｘ?３?Ｃ３２＋ｅ＋４：＞?？?是，第四位為?１??ｍ?Ｘ?３?（３２＋８＋４＋２）?？?否，第五位為０??□?Ｘ?３?Ｃ３２＋ｅ＋４＋＊０?？?是，第六位為?１??Ｘ?＝?４５ｉ〇＝?ＩＯＩＩＯＩ２??圖１．６二分搜索法示意圖??１．２．５過采樣型ＡＤＣ??輸入信號(hào)的最高頻率ｆｍ遠(yuǎn)遠(yuǎn)小于０．５倍的采樣頻率的ＡＤＣ
??圖１．７?２－Ａ型ＡＤＣ原理示意圖??每一種ＡＤＣ都有自身的優(yōu)點(diǎn)和缺點(diǎn)，因?yàn)樗鼈兌荚谵D(zhuǎn)換速度、精度、功耗、??尺寸、靜態(tài)特性和動(dòng)態(tài)特性之間做取舍。對(duì)于特定的應(yīng)用，某些指標(biāo)會(huì)比其他的??參數(shù)更為重要。比如，高性能傳感器需要高精度的ＡＤＣ，但是對(duì)轉(zhuǎn)換速度和功??耗的要求并不高；通信系統(tǒng)需要非常高的采樣速度，但是對(duì)精度和功耗要求化不??商。??精度??Ｌ?／丈?Ａ?ＡＤＣ??２２?－?｜／?Ｐｉｐｅｌｉｎｅｄ?ＡＤＣ??ｉ；?＾Ｈｉ??１２?－?＼ＳＡＲＡＤＣ??２?Ｆ????，速度??１ｋ?１０ｋ?１００ｋ?１Ｍ?１０Ｍ?１００Ｍ１Ｇ?１０Ｇ??圖１．８不同類型ＡＤＣ的適用領(lǐng)域??８??
【參考文獻(xiàn)】：
期刊論文
[1]A 10 b 50 MS/s two-stage pipelined SAR ADC in 180 nm CMOS[J]. 沈易,劉術(shù)彬,朱樟明. Journal of Semiconductors. 2016(06)
[2]A 10-bit 50-MS/s reference-free low power SAR ADC in 0.18-μm SOI CMOS technology[J]. 喬寧,張國全,楊波,劉忠立,于芳. 半導(dǎo)體學(xué)報(bào). 2012(09)
本文編號(hào)：3457010
【文章來源】：浙江大學(xué)浙江省 211工程院校 985工程院校 教育部直屬院校
【文章頁數(shù)】：81 頁
【學(xué)位級(jí)別】：碩士
【部分圖文】：
圖１．２快閃型ＡＤＣ結(jié)構(gòu)示意圖??１．２．２兩級(jí)快閃型ＡＤＣ??
讀碼的質(zhì)量為１￣４０磅。＾％年，數(shù)學(xué)家Ｔａｒｔａｇｌｉａ提出了?一種新的方法，使用質(zhì)??量分別為１，２，４，８，１６，＾磅的珪碼，其算法類似今天的ＳＡＲＡＤＣ的基本算法。該??算法的量程在６３磅Ｗ內(nèi)，化原先的４０磅設(shè)定高出很多。稱重的過程如圖１．６所??示，假設(shè)我們所要稱重的物品是４５磅。??■＂Ｔ；；；；；；－?．假設(shè)物品質(zhì)量為４５磅??－????Ｘ＞?３２？?／?＼?是，最髙位１??二二二二?Ｘ?＞?（３２＂Ｈ１６）?？?否，第二位為０??．１１Ｈ…Ｈ?Ｘ?＞?（３２＋８）?？?是，第蘭位為１??－－Ｘ?３?Ｃ３２＋ｅ＋４：＞?？?是，第四位為?１??ｍ?Ｘ?３?（３２＋８＋４＋２）?？?否，第五位為０??□?Ｘ?３?Ｃ３２＋ｅ＋４＋＊０?？?是，第六位為?１??Ｘ?＝?４５ｉ〇＝?ＩＯＩＩＯＩ２??圖１．６二分搜索法示意圖??１．２．５過采樣型ＡＤＣ??輸入信號(hào)的最高頻率ｆｍ遠(yuǎn)遠(yuǎn)小于０．５倍的采樣頻率的ＡＤＣ
??圖１．７?２－Ａ型ＡＤＣ原理示意圖??每一種ＡＤＣ都有自身的優(yōu)點(diǎn)和缺點(diǎn)，因?yàn)樗鼈兌荚谵D(zhuǎn)換速度、精度、功耗、??尺寸、靜態(tài)特性和動(dòng)態(tài)特性之間做取舍。對(duì)于特定的應(yīng)用，某些指標(biāo)會(huì)比其他的??參數(shù)更為重要。比如，高性能傳感器需要高精度的ＡＤＣ，但是對(duì)轉(zhuǎn)換速度和功??耗的要求并不高；通信系統(tǒng)需要非常高的采樣速度，但是對(duì)精度和功耗要求化不??商。??精度??Ｌ?／丈?Ａ?ＡＤＣ??２２?－?｜／?Ｐｉｐｅｌｉｎｅｄ?ＡＤＣ??ｉ；?＾Ｈｉ??１２?－?＼ＳＡＲＡＤＣ??２?Ｆ????，速度??１ｋ?１０ｋ?１００ｋ?１Ｍ?１０Ｍ?１００Ｍ１Ｇ?１０Ｇ??圖１．８不同類型ＡＤＣ的適用領(lǐng)域??８??
【參考文獻(xiàn)】：
期刊論文
[1]A 10 b 50 MS/s two-stage pipelined SAR ADC in 180 nm CMOS[J]. 沈易,劉術(shù)彬,朱樟明. Journal of Semiconductors. 2016(06)
[2]A 10-bit 50-MS/s reference-free low power SAR ADC in 0.18-μm SOI CMOS technology[J]. 喬寧,張國全,楊波,劉忠立,于芳. 半導(dǎo)體學(xué)報(bào). 2012(09)
本文編號(hào)：3457010
本文鏈接：http://sikaile.net/kejilunwen/dianzigongchenglunwen/3457010.html
最近更新
教材專著
