衛(wèi)星導(dǎo)航具有全天候、高精度、連續(xù)性等諸多優(yōu)點,因此被廣泛應(yīng)用于軍事和民用領(lǐng)域,但是隨著電磁環(huán)境變得日益復(fù)雜,衛(wèi)星導(dǎo)航信號的脆弱性使得其極易受到有意或無意的干擾。因此研究衛(wèi)星導(dǎo)航抗干擾技術(shù)對提高衛(wèi)星導(dǎo)航的穩(wěn)定性具有重要作用。本文從分析陣列結(jié)構(gòu)和信號處理入手,首先介紹了目前應(yīng)用廣泛的空域濾波原理和空時二維濾波原理,然后闡述了自適應(yīng)波束形成的常用準則,研究不同準則的適用環(huán)境和最優(yōu)權(quán)值的濾波效果�；趯�(dǎo)航衛(wèi)星信號的特點,適合采用基于線性約束最小方差準則的功率倒置算法進行抗干擾處理,針對性研究了該算法的抗干擾性能。權(quán)值求解是導(dǎo)航抗干擾硬件實現(xiàn)的核心,本文隨后研究了幾種常用權(quán)值求解方法如矩陣求逆算法（SMI）,最小均方算法（LMS）和遞歸最小二乘算法（RLS）,為硬件實現(xiàn)權(quán)值求解指明了方向。針對陣列天線陣元數(shù)目較多時硬件實現(xiàn)的計算復(fù)雜度急劇上升這一問題,本文對陣列降維技術(shù)進行了研究,探討了降維濾波器的設(shè)計和降維前后的抗干擾性能變化。其次,本文研究了基于FPGA的數(shù)字硬件系統(tǒng)設(shè)計和軟件系統(tǒng)設(shè)計,設(shè)計的硬件核心電路包括ADC電路,高精度時鐘電路和DAC電路的設(shè)計。系統(tǒng)研究了軟件設(shè)計,包括驅(qū)動程序、FI... 

【文章來源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：79 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 選題背景及意義
    1.2 北斗導(dǎo)航系統(tǒng)簡介
    1.3 導(dǎo)航抗干擾技術(shù)研究現(xiàn)狀
    1.4 本文的主要工作與論文結(jié)構(gòu)
第二章 北斗自適應(yīng)抗干擾模型及理論
    2.1 陣列天線模型
        2.1.1 均勻直線陣列
        2.1.2 均勻圓環(huán)陣列
        2.1.3 陣列寬帶信號接收模型
    2.2 陣列抗干擾技術(shù)原理
        2.2.1 空域抗干擾技術(shù)原理
        2.2.2 空時二維濾波基本原理
    2.3 自適應(yīng)濾波算法
        2.3.1 自適應(yīng)波束形成
        2.3.2 最優(yōu)濾波準則
    2.4 本章小結(jié)
第三章 空時抗干擾算法與空域降維算法研究
    3.1 基于LCMV準則的功率倒置算法研究
        3.1.1 陣元數(shù)與抗干擾性能
        3.1.2 干擾帶寬與抗干擾性能
        3.1.3 時延抽頭與抗干擾性能
    3.2 自適應(yīng)算法
        3.2.1 協(xié)方差矩陣求逆算法
        3.2.2 最小均方算法
        3.2.3 遞歸最小二乘算法
    3.3 降維算法研究
        3.3.1 降維算法原理
        3.3.2 降維波束設(shè)計
        3.3.3 降維算法性能分析
    3.4 本章小結(jié)
第四章 基于FPGA的抗干擾平臺設(shè)計
    4.1 FPGA簡介
    4.2 北斗抗干擾系統(tǒng)硬件設(shè)計
        4.2.1 ADC電路
        4.2.2 時鐘電路
        4.2.3 DAC電路設(shè)計
    4.3 數(shù)據(jù)預(yù)處理模塊設(shè)計
        4.3.1 數(shù)據(jù)同步處理
        4.3.2 帶通濾波器設(shè)計
        4.3.3 希爾伯特變換設(shè)計
    4.4 驅(qū)動程序設(shè)計
        4.4.1 ADC驅(qū)動程序設(shè)計
        4.4.2 時鐘驅(qū)動程序設(shè)計
    4.5 本章小結(jié)
第五章 自適應(yīng)抗干擾系統(tǒng)設(shè)計與實驗
    5.1 空時二維濾波算法FPGA實現(xiàn)
    5.2 RLS抗干擾算法硬件仿真
    5.3 降維算法硬件實現(xiàn)
    5.4 抗干擾算法硬件實驗
    5.5 降維算法硬件實驗
    5.6 本章小結(jié)
第六章 總結(jié)與展望
    6.1 工作總結(jié)
    6.2 工作展望
致謝
參考文獻
攻讀碩士學(xué)位期間取得的成果


【參考文獻】：
期刊論文
[1]全球?qū)Ш叫l(wèi)星系統(tǒng)發(fā)展與中國北斗系統(tǒng)建設(shè)[J]. 曹沖.  科學(xué). 2018(03)
[2]Effects of Power Inversion Spatial Only Adaptive Array on GNSS Receiver Measurements[J]. Hailong Xu,Xiaowei Cui,Mingquan Lu.  Tsinghua Science and Technology. 2018(02)
[3]北斗-3衛(wèi)星的創(chuàng)新和技術(shù)特點[J]. 謝軍,王金剛.  國際太空. 2017(11)
[4]北斗導(dǎo)航終端抗干擾技術(shù)設(shè)計與實現(xiàn)[J]. 劉小波,練燦明.  數(shù)字技術(shù)與應(yīng)用. 2016(06)
[5]壓制式干擾對GNSS接收機的影響及應(yīng)對策略[J]. 趙新曙,王前.  全球定位系統(tǒng). 2014(06)
[6]陣列接收寬帶信號的建模方法及仿真[J]. 于紅旗,劉劍,黃知濤,周一宇.  電子對抗. 2006 (04)

博士論文
[1]穩(wěn)健的全球衛(wèi)星導(dǎo)航系統(tǒng)抗干擾技術(shù)研究[D]. 盧丹.西安電子科技大學(xué) 2013

碩士論文
[1]導(dǎo)航信號體制抗壓制式干擾研究[D]. 劉江楠.西安電子科技大學(xué) 2017
[2]基于自適應(yīng)濾波的北斗導(dǎo)航抗干擾技術(shù)研究[D]. 侯淑清.南京理工大學(xué) 2017
[3]七通道北斗自適應(yīng)抗干擾算法與FPGA實現(xiàn)研究[D]. 張臣勇.電子科技大學(xué) 2016
[4]導(dǎo)航接收機抗窄帶干擾技術(shù)研究與實現(xiàn)[D]. 趙月露.西安電子科技大學(xué) 2015
[5]北斗導(dǎo)航抗干擾算法研究及實現(xiàn)[D]. 袁上策.電子科技大學(xué) 2015
[6]衛(wèi)星導(dǎo)航抗干擾算法研究及系統(tǒng)設(shè)計[D]. 張亞玲.西安電子科技大學(xué) 2014
[7]GPS接收機多通道自適應(yīng)抗干擾技術(shù)研究與實現(xiàn)[D]. 余波.電子科技大學(xué) 2013
[8]導(dǎo)航接收機空域自適應(yīng)干擾抑制技術(shù)研究及實現(xiàn)[D]. 翟永剛.電子科技大學(xué) 2009
[9]寬帶信號DOA估計和DBF技術(shù)算法研究[D]. 王姝.電子科技大學(xué) 2005



本文編號：3436947