隨著MEMS慣性器件的誕生,由于其自身具備的體積小、功耗低、重量輕、耐用性好等獨(dú)特優(yōu)勢(shì),在很多領(lǐng)域中均得到了廣泛的應(yīng)用。而對(duì)于MEMS加速度計(jì)的研究,考慮到加速度計(jì)的信號(hào)輸出會(huì)隨著外圍溫度的改變而產(chǎn)生偏差,有必要對(duì)周圍溫度測(cè)量,并依據(jù)一定的關(guān)系進(jìn)行補(bǔ)償。在對(duì)信號(hào)的處理中,數(shù)字信號(hào)已成為主要的信號(hào)處理方式,為了把感知的溫度模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào),有必要設(shè)計(jì)一種應(yīng)用于MEMS加速度計(jì)中用于溫度補(bǔ)償?shù)哪?shù)轉(zhuǎn)換器,綜合考慮精度、速度性能的低要求以及SAR ADC在功耗和面積上的優(yōu)勢(shì),選定逐次逼近型模數(shù)轉(zhuǎn)換器作為研究對(duì)象進(jìn)行研究。本文設(shè)計(jì)了一種12位逐次逼近模數(shù)轉(zhuǎn)換器,其主體采用分段結(jié)構(gòu)的電荷型SAR ADC,對(duì)分段結(jié)構(gòu)進(jìn)行改進(jìn),將冗余電容由原來(lái)所在的低位電容陣列放到高位電容陣列中,解決耦合電容非整數(shù)倍的問(wèn)題,但同時(shí)對(duì)比較器的精度提高了一點(diǎn)點(diǎn)要求,同時(shí)采用電容上級(jí)板采樣方案,不需要對(duì)電容進(jìn)行置位,因此模數(shù)轉(zhuǎn)換器的第一位量化實(shí)際上不需要電容陣列的參與,可以節(jié)省一位電容即可完成全部轉(zhuǎn)換,因此設(shè)計(jì)的高位和低位電容陣列分別為6位和5位。采用基于Vcm的開關(guān)切換方案,在很大程度上降低了電路的功耗。比較器采... 

【文章來(lái)源】：哈爾濱工業(yè)大學(xué)黑龍江省 211工程院校 985工程院校

【文章頁(yè)數(shù)】：67 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

2位有效能量交換重置的SARADC[11]

哈爾濱工業(yè)大學(xué)工學(xué)碩士學(xué)位論文-4-到64.2dB。圖1-312位有效能量交換重置的SARADC[11]2018年，國(guó)立金烏工科大學(xué)E.Youn等人設(shè)計(jì)了一款電容電阻DAC上電容補(bǔ)償?shù)腟ARADC[12]，它主要應(yīng)用于小面積、低功耗的移動(dòng)應(yīng)用場(chǎng)景，具體電路結(jié)構(gòu)如圖1-4所示。這個(gè)模數(shù)轉(zhuǎn)換器可以實(shí)現(xiàn)12位的分辨率，為了提高靜態(tài)和動(dòng)態(tài)性能，提出了一種電阻電容DAC的上位電容校正方法，C-RDAC的上5位電容器校準(zhǔn)通過(guò)僅執(zhí)行增加上5位電容器的過(guò)程來(lái)簡(jiǎn)化控制邏輯。此ADC的面積為0.204mm2，在1.2V電源電壓下以20MS/s速度工作時(shí)，ADC的功耗為1.24mW。圖1-412位基于電阻電容DAC上電容補(bǔ)償?shù)腟ARADC[12]

哈爾濱工業(yè)大學(xué)工學(xué)碩士學(xué)位論文-5-2019年，休斯頓大學(xué)Q.J.Fun提出了一種基于逐次逼近型的時(shí)間交錯(cuò)數(shù)字斜坡模數(shù)轉(zhuǎn)換器[13]，如圖1-5所示。該轉(zhuǎn)換器兼顧了SARADC的中等轉(zhuǎn)換速度和數(shù)字斜坡ADC的低噪聲特性。為了提升速度、精度和功耗的特性，采用4路數(shù)字斜坡精細(xì)ADC作為流水線結(jié)構(gòu)，實(shí)現(xiàn)了SARADC的無(wú)源余量傳輸�；陔姾晒蚕淼臄�(shù)字斜坡ADC實(shí)現(xiàn)消除了對(duì)功耗片上參考緩沖器的需求。為了減小硬件壓力，提出了一種基于自舉開關(guān)的小型斬波器。該模數(shù)轉(zhuǎn)換器采用28nmCMOS工藝設(shè)計(jì)和仿真，在500MS/s下SNDR為63.74dB，功耗為2.4mW。圖1-5基于逐次逼近型的時(shí)間交錯(cuò)數(shù)字斜坡模數(shù)轉(zhuǎn)換器[13]1.3.2國(guó)內(nèi)研究現(xiàn)狀相比于國(guó)外，國(guó)內(nèi)對(duì)ADC的研究也有很大的進(jìn)展。2016年清華大學(xué)王志華等人設(shè)計(jì)了一款11位250MS/s的subrange-SAR模數(shù)轉(zhuǎn)換器[14]，實(shí)際上是一種FlashADC和SARADC級(jí)聯(lián)的混合型模數(shù)轉(zhuǎn)換器，如圖1-6所示。它通過(guò)前4位Flash模數(shù)轉(zhuǎn)換器進(jìn)行初步轉(zhuǎn)換和8位SAR模數(shù)轉(zhuǎn)換器進(jìn)行精轉(zhuǎn)換，充分結(jié)合了Flash模數(shù)轉(zhuǎn)換器的高速度和SAR模數(shù)轉(zhuǎn)換器的低功耗優(yōu)勢(shì)。設(shè)計(jì)采用40nm低漏電工藝，后期形成版圖后仿真在奈奎斯特輸入下實(shí)現(xiàn)9.99位的有效位數(shù)，版圖面積為0.018mm2，在1.1V電源工作條件下功耗為1.5mW，優(yōu)值為5.86fJ/Conv。

【參考文獻(xiàn)】：
碩士論文
[1]10位低功耗逐次逼近模數(shù)轉(zhuǎn)換器的設(shè)計(jì)[D]. 于楚東.大連理工大學(xué) 2019
[2]高速低功耗逐次逼近型模數(shù)轉(zhuǎn)換器研究[D]. 李曉興.東南大學(xué) 2018
[3]一種高精度逐次逼近型模數(shù)轉(zhuǎn)換器的研究與設(shè)計(jì)[D]. 張獻(xiàn)偉.哈爾濱工業(yè)大學(xué) 2017
[4]隧穿式磁阻傳感器接口ASIC芯片設(shè)計(jì)[D]. 張文博.哈爾濱工業(yè)大學(xué) 2017
[5]高速低功耗逐次逼近模數(shù)轉(zhuǎn)換器的研究與設(shè)計(jì)[D]. 杜爭(zhēng).南京郵電大學(xué) 2015
[6]12bit低功耗逐次逼近模數(shù)轉(zhuǎn)換器的設(shè)計(jì)[D]. 張曉靜.哈爾濱工業(yè)大學(xué) 2014
[7]16位1MS/s CMOS SAR A/D轉(zhuǎn)換器設(shè)計(jì)及校準(zhǔn)技術(shù)[D]. 宋孝立.西安電子科技大學(xué) 2014
[8]基于噪聲整形的逐次逼近模數(shù)轉(zhuǎn)換器設(shè)計(jì)[D]. 李哲.上海交通大學(xué) 2014
[9]多通道時(shí)鐘交織SAR ADC的研究與設(shè)計(jì)[D]. 顧純辰.復(fù)旦大學(xué) 2013
[10]0.13μm CMOS逐次逼近型模數(shù)轉(zhuǎn)換器的設(shè)計(jì)[D]. 王博.西安電子科技大學(xué) 2013



本文編號(hào)：3427736