采用SOPC技術(shù)設(shè)計了一個視頻監(jiān)測系統(tǒng),利用Quartus II軟件在FPGA上嵌入一個Nios II軟核CPU,因其可以進行多線程流水式數(shù)據(jù)處理,將極大地提高數(shù)據(jù)運算的速度和精度。該設(shè)計提出了一個架構(gòu),DDR2 SDRAM存儲器同時供3個控制器使用,作用分別為攝像頭采集數(shù)據(jù)的緩存、NIOS II的運行內(nèi)存和TFT液晶顯示屏的顯存,使資源得到了充分地利用,降低了生產(chǎn)成本。該設(shè)計利用FPGA的大容量邏輯資源和SOPC嵌入式開發(fā)工具,可以充分利用硬件上的并行性和軟件圖像算法的靈活性,從本質(zhì)上改善圖像處理的速度,使圖像處理的實時性得到了極大的提高。 

【文章來源】：南京郵電大學學報(自然科學版). 2020,40(01)北大核心

【文章頁數(shù)】：5 頁

【部分圖文】：

DDR2控制器配置參數(shù)圖

在Qsys中搭建以Nios II為CPU的嵌入式系統(tǒng),通過Avalon總線實現(xiàn)主機與從機之間的讀寫。該嵌入式系統(tǒng)的結(jié)構(gòu)框圖如圖5所示。其中,通過master_template這個IP核將攝像頭模塊采集的數(shù)據(jù)存放至DDR2中,該IP核的參數(shù)設(shè)置界面如圖6所示。將“Master Direction”設(shè)置為“Write”后,重新命名為Avalon-MM-WR,然后數(shù)據(jù)總線連接上DDR2控制器,設(shè)置好數(shù)據(jù)位寬和地址位寬就可以在進行寫操作的時候正常調(diào)用了。這里的數(shù)據(jù)位寬和地址位寬設(shè)置的都是32位的,而且是調(diào)用的GPIO核,這就使得系統(tǒng)擁有了很大的靈活性,后續(xù)如果需要修改地址,只需要通過軟件修改,而不用修改硬件,調(diào)試起來會省時很多。需要進行讀操作時,只需要將“Master Direction”設(shè)置為“Read”。圖 6 Master_template IP核參數(shù)設(shè)置

本設(shè)計采用的是CMOS攝像頭,型號為MT9V034,該攝像頭采集到的數(shù)據(jù)經(jīng)過器件內(nèi)部的模數(shù)轉(zhuǎn)換器,得到的數(shù)據(jù)位寬是10位,精度符合本實驗圖像清晰度的要求。該攝像頭是通過IIC接口進行初始化參數(shù)配置的,像素的有效區(qū)域設(shè)置為640*480。驅(qū)動時鐘是24 MHz,像素時鐘也是24 MHz。在Qsys中添加一個一位的GPIO IP核,作為攝像頭初始化完成的標志信號,默認為低電平,初始化完成后,則置為高電平。圖2是用嵌入式邏輯分析儀(SignalTap II)對攝像頭捕獲模塊抓取的時序,“SignalTap II”在Nios II系統(tǒng)調(diào)試中能夠捕捉和顯示實時信號,方便在軟件運行過程中跟蹤FPGA硬件內(nèi)部的特性,極大減少了調(diào)試、驗證過程花費的時間,提高了SOPC設(shè)計的靈活性。由于“SignalTap II”使用需要消耗FPGA芯片的存儲單元,而FPGA芯片內(nèi)資源有限,所以只抓取幾行像素進行分析。如圖2所示,攝像頭模塊有2個輸出,分別為“CMOS_Href”和“CMOS_Vsync”,由于存在亞穩(wěn)態(tài),有可能造成系統(tǒng)的不穩(wěn)定,故需要對這2個信號進行“打倆拍”操作,以消除亞穩(wěn)態(tài)的影響,“cmos_href_r[1]”和“cmos_vsync_r[1]”就是消除亞穩(wěn)態(tài)后的信號�！癱mos_din”是攝像頭模塊的數(shù)據(jù)輸出,在“CMOS_Href”為高時一直有數(shù)據(jù),證明攝像頭與FPGA的連接是正確的。而且“CMOS_Href”為高時,有640個像素數(shù)據(jù),也是符合參數(shù)設(shè)計的。1.2 圖像顯示模塊

【參考文獻】：
期刊論文
[1]基于SoPC的視頻圖像快速去霧[J]. 劉金華,韋家軍,孫梧雨,任雪美,廖鵬,安必義.  太赫茲科學與電子信息學報. 2019(02)
[2]基于FPGA的高速圖像采集處理系統(tǒng)優(yōu)化[J]. 郭洪賓,于惠鈞,羅梓張,龔星宇,劉安海,黃星.  湖南工業(yè)職業(yè)技術(shù)學院學報. 2019(01)
[3]基于嵌入式系統(tǒng)軟硬件聯(lián)合設(shè)計方法[J]. 唐鴻彬,蔣川湘,徐方云.  電子技術(shù)與軟件工程. 2018(23)
[4]基于SOPC技術(shù)的煤礦井道溫濕度采集系統(tǒng)設(shè)計[J]. 邢吉生,譚煒樂,王雙立.  煤礦機械. 2018(10)
[5]基于FPGA的實時視頻圖像采集處理系統(tǒng)設(shè)計[J]. 高俊嶺,陳志飛,章佩佩.  電子技術(shù)應(yīng)用. 2018(02)
[6]基于FPGA的視頻圖像處理系統(tǒng)研究[J]. 鄒慶華,邵瑞.  信息通信. 2016(11)
[7]基于SOPC的直流電機調(diào)速控制器IP核設(shè)計[J]. 王媛媛,劉寧莊,童軍.  高校實驗室工作研究. 2016(03)
[8]基于NiosⅡ的SOPC實驗教學平臺設(shè)計[J]. 陳曉靜,吳愛平.  長江大學學報(自科版). 2016(22)
[9]可配置的SOPC系統(tǒng)TFT-LCD控制器的設(shè)計與實現(xiàn)[J]. 趙慶平,李素文,趙鑫.  電子器件. 2013(06)
[10]基于Avalon總線的非標準以太網(wǎng)控制器IP核設(shè)計[J]. 薛毅,彭建朝,許向眾.  微計算機信息. 2012(10)



本文編號：3388901