基于差頻檢測(cè)技術(shù)的高速AD單粒子翻轉(zhuǎn)評(píng)估方法研究
發(fā)布時(shí)間:2021-09-06 06:57
本文基于差頻檢測(cè)的原理,提出一種在高頻動(dòng)態(tài)輸入模式下,對(duì)高速高精度模數(shù)轉(zhuǎn)換器(AD)的抗單粒子翻轉(zhuǎn)效應(yīng)進(jìn)行評(píng)估的測(cè)試方法,并以一款8位3GSPS高速AD為測(cè)試對(duì)象,設(shè)計(jì)開(kāi)發(fā)了一套高速AD單粒子翻轉(zhuǎn)效應(yīng)測(cè)試系統(tǒng),對(duì)目標(biāo)器件進(jìn)行了重離子試驗(yàn)。通過(guò)對(duì)試驗(yàn)結(jié)果的圖像和錯(cuò)誤數(shù)據(jù)進(jìn)行分析,獲得了參試器件的抗輻照性能參數(shù),為抗輻照高速高精度AD的加固設(shè)計(jì)提供數(shù)據(jù)支撐。
【文章來(lái)源】:中國(guó)航天電子技術(shù)研究院科學(xué)技術(shù)委員會(huì)2020年學(xué)術(shù)年會(huì)論文集航天電子發(fā)展戰(zhàn)略研究中心會(huì)議論文集
【文章頁(yè)數(shù)】:10 頁(yè)
【部分圖文】:
高速AD單粒子翻轉(zhuǎn)效應(yīng)錯(cuò)誤截面圖
FIFO_1的錯(cuò)誤數(shù)據(jù)的緩存方式如圖5所示,當(dāng)未出現(xiàn)錯(cuò)誤時(shí),使FIFO_1始終處于半滿(mǎn)狀態(tài),寫(xiě)入和讀出速度相等,當(dāng)檢測(cè)到單粒子翻轉(zhuǎn)錯(cuò)誤時(shí),F(xiàn)IFO_1開(kāi)始關(guān)閉讀出,當(dāng)FIFO_1寫(xiě)滿(mǎn)后將整個(gè)數(shù)據(jù)上傳。選用FIFO_1寬度為64 bit、深度為4 096,由寫(xiě)入到讀出會(huì)有5個(gè)周期延時(shí),因此當(dāng)檢測(cè)到FIFO_1滿(mǎn)時(shí)還有5個(gè)數(shù)據(jù)未進(jìn)入,因此最終總上傳數(shù)為4 091。3.2 軟件設(shè)計(jì)
圖1為差頻測(cè)試示意圖。當(dāng)采樣頻率為1 GHz,輸入信號(hào)為998.76 MHz,則輸出1.24 MHz的緩慢正弦波。由于動(dòng)態(tài)信號(hào)具有較高的頻率,所以在AD的輸入模塊部分施加了更大的壓力,因而更易在電路的模擬部分產(chǎn)生更長(zhǎng)的瞬態(tài)脈沖。在差頻測(cè)試時(shí)應(yīng)當(dāng)保證AD的輸出在每個(gè)時(shí)鐘周期的變化盡量小,若輸出的變化很大,由于單粒子翻轉(zhuǎn)引起的輸出變化很小,則錯(cuò)誤檢測(cè)軟件會(huì)檢測(cè)不到。因此應(yīng)使AD的輸出變化小于最小分辨率,才能監(jiān)測(cè)到更精確的單粒子翻轉(zhuǎn)錯(cuò)誤(圖2)。
【參考文獻(xiàn)】:
期刊論文
[1]基于FPGA的多通道FIFO存儲(chǔ)控制器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 呂達(dá),張加宏,李敏,冒曉莉,楊天民,謝麗君. 現(xiàn)代電子技術(shù). 2019(04)
[2]基于FPGA的多路高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)[J]. 吳居娟. 電子世界. 2019(02)
[3]基于LVDS的高速數(shù)據(jù)存儲(chǔ)系統(tǒng)優(yōu)化設(shè)計(jì)[J]. 程洪濤,趙冬青,儲(chǔ)成群,袁小康,楊文豪. 實(shí)驗(yàn)室研究與探索. 2018(05)
[4]一種基于FPGA的異步FIFO設(shè)計(jì)方法[J]. 黃凡. 微處理機(jī). 2017(01)
[5]星載數(shù)模轉(zhuǎn)換器抗輻射性能評(píng)估測(cè)量系統(tǒng)研制[J]. 劉小敏,姜慧強(qiáng),王志宇,劉童,陳華,王立平,郁發(fā)新. 核技術(shù). 2016(11)
[6]基于FPGA平臺(tái)的電路級(jí)抗差分功耗分析研究[J]. 黃穎,崔小欣,魏為,張瀟,廖凱,廖楠,于敦山. 北京大學(xué)學(xué)報(bào)(自然科學(xué)版). 2014(04)
[7]基于FPGA高速數(shù)據(jù)采集的解決方案[J]. 于晅,肇云波. 現(xiàn)代電子技術(shù). 2007(05)
碩士論文
[1]數(shù)模轉(zhuǎn)換電路空間輻射效應(yīng)測(cè)試技術(shù)研究[D]. 劉玉輝.湘潭大學(xué) 2017
本文編號(hào):3386979
【文章來(lái)源】:中國(guó)航天電子技術(shù)研究院科學(xué)技術(shù)委員會(huì)2020年學(xué)術(shù)年會(huì)論文集航天電子發(fā)展戰(zhàn)略研究中心會(huì)議論文集
【文章頁(yè)數(shù)】:10 頁(yè)
【部分圖文】:
高速AD單粒子翻轉(zhuǎn)效應(yīng)錯(cuò)誤截面圖
FIFO_1的錯(cuò)誤數(shù)據(jù)的緩存方式如圖5所示,當(dāng)未出現(xiàn)錯(cuò)誤時(shí),使FIFO_1始終處于半滿(mǎn)狀態(tài),寫(xiě)入和讀出速度相等,當(dāng)檢測(cè)到單粒子翻轉(zhuǎn)錯(cuò)誤時(shí),F(xiàn)IFO_1開(kāi)始關(guān)閉讀出,當(dāng)FIFO_1寫(xiě)滿(mǎn)后將整個(gè)數(shù)據(jù)上傳。選用FIFO_1寬度為64 bit、深度為4 096,由寫(xiě)入到讀出會(huì)有5個(gè)周期延時(shí),因此當(dāng)檢測(cè)到FIFO_1滿(mǎn)時(shí)還有5個(gè)數(shù)據(jù)未進(jìn)入,因此最終總上傳數(shù)為4 091。3.2 軟件設(shè)計(jì)
圖1為差頻測(cè)試示意圖。當(dāng)采樣頻率為1 GHz,輸入信號(hào)為998.76 MHz,則輸出1.24 MHz的緩慢正弦波。由于動(dòng)態(tài)信號(hào)具有較高的頻率,所以在AD的輸入模塊部分施加了更大的壓力,因而更易在電路的模擬部分產(chǎn)生更長(zhǎng)的瞬態(tài)脈沖。在差頻測(cè)試時(shí)應(yīng)當(dāng)保證AD的輸出在每個(gè)時(shí)鐘周期的變化盡量小,若輸出的變化很大,由于單粒子翻轉(zhuǎn)引起的輸出變化很小,則錯(cuò)誤檢測(cè)軟件會(huì)檢測(cè)不到。因此應(yīng)使AD的輸出變化小于最小分辨率,才能監(jiān)測(cè)到更精確的單粒子翻轉(zhuǎn)錯(cuò)誤(圖2)。
【參考文獻(xiàn)】:
期刊論文
[1]基于FPGA的多通道FIFO存儲(chǔ)控制器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 呂達(dá),張加宏,李敏,冒曉莉,楊天民,謝麗君. 現(xiàn)代電子技術(shù). 2019(04)
[2]基于FPGA的多路高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)[J]. 吳居娟. 電子世界. 2019(02)
[3]基于LVDS的高速數(shù)據(jù)存儲(chǔ)系統(tǒng)優(yōu)化設(shè)計(jì)[J]. 程洪濤,趙冬青,儲(chǔ)成群,袁小康,楊文豪. 實(shí)驗(yàn)室研究與探索. 2018(05)
[4]一種基于FPGA的異步FIFO設(shè)計(jì)方法[J]. 黃凡. 微處理機(jī). 2017(01)
[5]星載數(shù)模轉(zhuǎn)換器抗輻射性能評(píng)估測(cè)量系統(tǒng)研制[J]. 劉小敏,姜慧強(qiáng),王志宇,劉童,陳華,王立平,郁發(fā)新. 核技術(shù). 2016(11)
[6]基于FPGA平臺(tái)的電路級(jí)抗差分功耗分析研究[J]. 黃穎,崔小欣,魏為,張瀟,廖凱,廖楠,于敦山. 北京大學(xué)學(xué)報(bào)(自然科學(xué)版). 2014(04)
[7]基于FPGA高速數(shù)據(jù)采集的解決方案[J]. 于晅,肇云波. 現(xiàn)代電子技術(shù). 2007(05)
碩士論文
[1]數(shù)模轉(zhuǎn)換電路空間輻射效應(yīng)測(cè)試技術(shù)研究[D]. 劉玉輝.湘潭大學(xué) 2017
本文編號(hào):3386979
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/3386979.html
最近更新
教材專(zhuān)著